摘 要：本論文簡要介紹了計(jì)算機(jī)的發(fā)展現(xiàn)狀，然后對比了兩種不同的體系結(jié)構(gòu)，比較了這兩種體系結(jié)構(gòu)中存在的問題，進(jìn)而提出計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展趨勢。[1]

關(guān)鍵詞：計(jì)算機(jī)體系結(jié)構(gòu)；馮諾依曼；RISC；CISC

中圖分類號：TP303

計(jì)算機(jī)的發(fā)展大體上可以分為兩個階段，這兩個階段分別是：串行階段以及并行階段。所謂并行計(jì)算機(jī)，是在串行計(jì)算的基礎(chǔ)上，使得許多組處理單元相互協(xié)調(diào)、相互調(diào)度來完成數(shù)據(jù)以及計(jì)算等處理的方式。基于馮諾依曼的計(jì)算機(jī)體系結(jié)構(gòu)可以分成CISC的體系結(jié)構(gòu)以及基于RISC的體系結(jié)構(gòu)。

1 計(jì)算機(jī)體系結(jié)構(gòu)的現(xiàn)狀

人們的溝通以及工作的效率因?yàn)橛?jì)算機(jī)技術(shù)的發(fā)展得到了很大程度上的提高。在現(xiàn)代的微處理器中，大體上可以將其體系結(jié)構(gòu)分成兩大類，這兩大類分別是：基于CISC的體系結(jié)構(gòu)以及基于RISC的體系結(jié)構(gòu)?；贑ISC的體系的芯片有x86（intel）；基于RISC的體系的芯片有power pc、sparc等等。無論是哪一種結(jié)構(gòu)，人們在設(shè)計(jì)芯片的時(shí)候，都會注重以下幾個方面的問題：

（1）計(jì)算機(jī)最重要的功能就是在處理數(shù)據(jù)等方面，所以計(jì)算機(jī)的計(jì)算處理速度是計(jì)算機(jī)性能的一個非常重要的指標(biāo)。計(jì)算機(jī)的體系結(jié)構(gòu)會在很大程度上決定計(jì)算機(jī)的處理速度，當(dāng)然處理速度還與許多其它因素有關(guān)：硬件結(jié)構(gòu)、制作工藝等等。對于RISC，其處理速度很快，這是因?yàn)樗捎玫氖橇魉€技術(shù)，同時(shí)能夠直接完成指令的硬件譯碼；對于CISC，由于其硬件本身的復(fù)雜度就足夠高，因此也就表明會有更高的處理速度[2]。

（2）CISC能夠支持比較高級的計(jì)算機(jī)語言，而RISC卻只能夠支持一些精簡指令集以及它們的組合。但是這并不意味著RISC沒有優(yōu)勢，其能夠通過對高級語言的優(yōu)化編譯，實(shí)現(xiàn)對高級語言的支持。

對于以上描述的兩個目標(biāo)，人們普遍希望計(jì)算機(jī)的運(yùn)算速度越高越好，同時(shí)更加希望計(jì)算機(jī)能夠直接支持高級語言，從而使得人們開發(fā)計(jì)算機(jī)相應(yīng)軟件時(shí)更加方便快捷。

2 兩種體系結(jié)構(gòu)比較

2.1 二者具有不同的實(shí)現(xiàn)方式。兩者的實(shí)現(xiàn)方式是不一樣的。對于CISC來說，采用的存儲結(jié)構(gòu)是比較易于實(shí)現(xiàn)的數(shù)據(jù)和指令合一的方式。采用這種存儲結(jié)構(gòu)的原因是CISC具有比較高級的指令語義，同時(shí)具有比較長的執(zhí)行指令的周期。而對于RISC來說，其采用的存儲結(jié)構(gòu)是數(shù)據(jù)和指令相互分離的結(jié)構(gòu)，這是因?yàn)槠洳扇×诉壿嫷挠膊季€方式，同時(shí)對于指令的讀取比較頻繁[3]。

2.2 具有不同的編譯器要求。如果時(shí)鐘頻率相同，同時(shí)失去編譯器，那么RISC與CISC的體系結(jié)構(gòu)的計(jì)算機(jī)的效率其實(shí)并沒有差別。而且相對來說，RISC體系結(jié)構(gòu)更加需要編譯器對指令的優(yōu)化。CISC具有很大的市場，同時(shí)技術(shù)的發(fā)展也已經(jīng)相當(dāng)成熟。RISC體系結(jié)構(gòu)并不能夠直接取代CISC的體系結(jié)構(gòu)。固然，RISC體系結(jié)構(gòu)具有很強(qiáng)的競爭力，但是其邏輯硬布線到目前為止并沒有統(tǒng)一的規(guī)定。RISC也并不是傳統(tǒng)意義上的概念，現(xiàn)代的RISC也具有很多明顯的變化，主要表現(xiàn)在：具有分支預(yù)測的功能、能夠超標(biāo)量執(zhí)行，同時(shí)還能夠亂序執(zhí)行指令[4]。

2.3 兩種體系結(jié)構(gòu)具有不同的設(shè)計(jì)思想。人們通常測量計(jì)算機(jī)執(zhí)行速度的方法是測算執(zhí)行程序的時(shí)間。如果我們想要提高計(jì)算機(jī)的執(zhí)行速度，主要可以從以下幾個方面來著手：（1）減小每個指令的執(zhí)行周期；（2）要想提高計(jì)算機(jī)的運(yùn)算速度，也可以提高某些指令的語義級別；（3）最重要的方法還是提高主頻。相對來說，RISC體系結(jié)構(gòu)的指令都比較簡單，因此具有較低的指令語義。大部分的指令都是單周期，因此硬件邏輯實(shí)現(xiàn)十分方便，可以使用邏輯硬布線的方法。

3 體系結(jié)構(gòu)存在的相應(yīng)問題

在近六十年來，世界各地的計(jì)算機(jī)科學(xué)家不斷豐富和晚上計(jì)算機(jī)體系結(jié)構(gòu)，成就了現(xiàn)代計(jì)算機(jī)。對于經(jīng)典的馮諾依曼結(jié)構(gòu)，主要有以下三點(diǎn)核心：存儲模型、二進(jìn)制以及在某一個特定時(shí)間只能夠串行操作一個命令。

二進(jìn)制這個體系已經(jīng)成為計(jì)算機(jī)界的標(biāo)桿，到目前為止基本上沒有人能夠突破這種二進(jìn)制的體系結(jié)構(gòu)。人們希望能夠?qū)⒋鎯δＪ礁淖円幌?，擺脫寄存器這一存儲模式。但是，即使使用了很多技術(shù)以及先進(jìn)的理論，這種設(shè)想都沒有獲得成功。人們希望計(jì)算機(jī)能夠在某一操作的過程中，實(shí)現(xiàn)大量的并行計(jì)算操作，但是基于馮諾依曼的串行處理機(jī)制仍然沒有得到解決。RISC以及CISC都屬于馮諾依曼體系，因此它們都有各自固有的缺陷[5]。

4 計(jì)算機(jī)體系結(jié)構(gòu)發(fā)展趨勢

4.1 多線程體系。所謂的多線程技術(shù)，是一種結(jié)合了馮諾依曼的控制流模型以及數(shù)據(jù)流模型的新興技術(shù)。它能夠進(jìn)行現(xiàn)場的指令級交換以及順序調(diào)度。一般說來，在線程中，如果其中一條指令執(zhí)行，那么相應(yīng)后面的指令都會相繼執(zhí)行。線程可以成為計(jì)算機(jī)中調(diào)度執(zhí)行的基本步驟，同時(shí)計(jì)算機(jī)中可以同時(shí)并發(fā)運(yùn)行許多個線程。這樣做的好處是：提高了并行度的效果，同時(shí)又能夠相互隱藏延遲的操作。多線程有著許多優(yōu)點(diǎn)，同時(shí)也有一些不足之處。它的優(yōu)點(diǎn)是能夠在很大程度上提高整個處理器的利用效率，在整體上使計(jì)算機(jī)的性能提高到一個新的檔次。多線程技術(shù)能夠很好地隱藏幾乎所有的延遲，這是諸如分支預(yù)測錯誤延遲技術(shù)等其它技術(shù)所不具備的。因此，多線程技術(shù)能夠在計(jì)算機(jī)微處理器的結(jié)構(gòu)中具有很高的應(yīng)用價(jià)值。但是為了實(shí)現(xiàn)多線程技術(shù)，就需要很多的硬件同時(shí)并行操作，這種硬件的資源損耗十分巨大[6]。

4.2 VLIW體系。所謂VLIW體系，能夠通過編譯器將許多不同的、相互之間無依賴的操作縮減到一個長指令字中。VLIW體系域超標(biāo)量有許多相同的地方。超標(biāo)量能夠突破flynn的難題，而VLIW也同樣可以。它們兩者的不同點(diǎn)是在何處處理好執(zhí)行多個操作時(shí)產(chǎn)生的指令相關(guān)問題。對于這個問題，超標(biāo)量的RISC處理器的調(diào)度方案留給芯片，VLIW體系的微處理器將工作交給編譯器來決定。從某種意義上來看，VLIW可以是一種特殊的超標(biāo)量技術(shù)，它是基于編譯器或者是軟件的。VLIW體系結(jié)構(gòu)進(jìn)行指令并行化的方法是靜態(tài)調(diào)度相應(yīng)的執(zhí)行代碼。VLIW體系的微處理器具備的這種調(diào)度方法，具有許多優(yōu)點(diǎn)：它能夠大大簡化硬件的復(fù)雜度，同時(shí)能夠使得處理器功能變強(qiáng)結(jié)構(gòu)變得簡單。硬件簡單的另一個好處是能夠使得時(shí)鐘具有很大的增長速度。

4.3 單芯片多處理器體系。隨著VLSI等工藝水平的不斷提高，人們自然會想到制作單芯片的多處理器體系。在不同的制作工藝水平下，單芯片上能夠集成的晶體管的個數(shù)是不一樣的。這種集成個數(shù)會隨著其制作工藝水平的提高而急劇提高。單芯片的多處理器體系的很大的優(yōu)勢就是其制作非常簡單，同時(shí)具有較好的伸縮性。其它處理器結(jié)構(gòu)對很多方面都有要求，但是它對單處理器的結(jié)構(gòu)并沒有特別的要求。因而具有很大的發(fā)展前景，是一種很好的技術(shù)。

5 結(jié)束語

目前計(jì)算機(jī)的發(fā)展十分迅速，已經(jīng)在各個方面徹底改變了現(xiàn)代人們的生活方式和工作方式。人們的溝通以及工作的效率得到了很大程度上的提高。在現(xiàn)代的微處理器中，大體上可以將其體系結(jié)構(gòu)分成兩大類，這兩大類分別是：基于CISC的體系結(jié)構(gòu)以及基于RISC的體系結(jié)構(gòu)。本論文簡要介紹了計(jì)算機(jī)的發(fā)展現(xiàn)狀，然后對比了兩種不同的體系結(jié)構(gòu)，比較了這兩種體系結(jié)構(gòu)中存在的問題，進(jìn)而提出計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展趨勢。

參考文獻(xiàn)：

[1]王沁.現(xiàn)代VLIW體現(xiàn)研究的技術(shù)路線[J].自動控制與計(jì)算機(jī)系統(tǒng)，1999（08）.

[2]盧凱，胡湘華.高性能計(jì)算機(jī)的系統(tǒng)分區(qū)技術(shù)研究[J].計(jì)算機(jī)科學(xué)，2004（31）：179-182.

[3]黃鎧，徐志偉.可擴(kuò)展并行計(jì)算技術(shù)[M].北京：機(jī)械工業(yè)出版社，2000.

[4]李根國，桂亞東，劉欣.淺談高性能計(jì)算的地位及應(yīng)用[J].計(jì)算機(jī)應(yīng)用與軟件，2006（23）：3-5.

[5]姚愛紅，張國印，關(guān)琳.基于動態(tài)可重構(gòu)FPGA的自演化硬件概述[J].智能系統(tǒng)學(xué)報(bào)，2008（05）：437-441.

[6]薛小菁，余立民.可重構(gòu)和多核技術(shù)對嵌入式系統(tǒng)設(shè)計(jì)的影響[J].計(jì)算機(jī)工程，2008（B09）：19-21.

作者單位：華中科技大學(xué)文華學(xué)院，武漢 430074