摘 要：隨著數(shù)字信號(hào)處理技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理器也得到了相應(yīng)的發(fā)展。本文首先簡(jiǎn)單闡述了數(shù)字信號(hào)處理器的概念與數(shù)字信號(hào)處理器的實(shí)現(xiàn)原理，然后對(duì)數(shù)字信號(hào)處理器的結(jié)構(gòu)進(jìn)行了分析，最后提出了數(shù)字信號(hào)處理器的具體改進(jìn)措施。

關(guān)鍵詞：數(shù)字信號(hào)；處理器；DSP

中圖分類號(hào)：TP368.1

1 數(shù)字信號(hào)處理器的概念

所謂數(shù)字信號(hào)處理就是指采用數(shù)字計(jì)算機(jī)將模式信號(hào)離散化或?qū)﹄x散信號(hào)進(jìn)行處理的一種現(xiàn)代化信號(hào)的處理技術(shù)，它具有自身獨(dú)特的計(jì)算理論與計(jì)算方法。數(shù)字信號(hào)處理是目前發(fā)展較為快速的一種技術(shù)，它所具有的網(wǎng)絡(luò)、多媒體、無線通信等技術(shù)都是根據(jù)數(shù)字信號(hào)處理算法來進(jìn)行的。而DSP（數(shù)字信號(hào)處理器）則是專門用來處理數(shù)字信號(hào)的一種微處理器。隨著數(shù)字信號(hào)處理技術(shù)的發(fā)展，數(shù)字信號(hào)處理器也得到了很大的發(fā)展。為了滿足數(shù)字信號(hào)處理應(yīng)用的各種需求，它使用了特定的硬件設(shè)計(jì)結(jié)構(gòu)。發(fā)展至今，微處理器已經(jīng)歷了單板計(jì)算機(jī)與單片計(jì)算機(jī)這兩個(gè)發(fā)展階段，而數(shù)字信號(hào)處理器采用的是一種性能較高的片上微計(jì)算機(jī)系統(tǒng)。數(shù)字信號(hào)處理器除了采用大量的新結(jié)構(gòu)、新技術(shù)來最大限度的改善芯片的性能之外，還將接口、內(nèi)存、外設(shè)以及時(shí)間管理器等都集成于一個(gè)芯片上，構(gòu)成了一個(gè)功能較為強(qiáng)大的片上系統(tǒng)。但總而言之，數(shù)字信號(hào)處理器的發(fā)展和形成，都離不開計(jì)算機(jī)、數(shù)字信號(hào)處理技術(shù)以及電子技術(shù)的迅猛發(fā)展。

2 數(shù)字信號(hào)處理模擬器的實(shí)現(xiàn)

其實(shí)計(jì)算機(jī)系統(tǒng)本來就是一個(gè)相對(duì)較為復(fù)雜的系統(tǒng)，如果要通過使用軟件系統(tǒng)來模擬各個(gè)門電路或是各個(gè)晶體管的每個(gè)方面的行為與特征卻是無法實(shí)現(xiàn)的。人們通常所用的將系統(tǒng)復(fù)雜程度進(jìn)行簡(jiǎn)化的辦法就是對(duì)系統(tǒng)根據(jù)層次進(jìn)行體系、抽象結(jié)構(gòu)，也就是在結(jié)構(gòu)層次上對(duì)計(jì)算機(jī)系統(tǒng)進(jìn)行簡(jiǎn)化。但是，根據(jù)體系結(jié)構(gòu)層次進(jìn)行簡(jiǎn)化的計(jì)算機(jī)系統(tǒng)對(duì)于我們來說還是非常復(fù)雜，因此想要開發(fā)基于此系統(tǒng)的軟件模擬器也不是一件簡(jiǎn)單的事情。所以我們通常會(huì)采用這樣的辦法，就是在已開發(fā)出來的模擬器的基礎(chǔ)上進(jìn)行再次改進(jìn)與開發(fā)，使它能盡量滿足我們的需求。

不管是在對(duì)哪種數(shù)字信號(hào)進(jìn)行處理的過程中，只要牽涉到硬件的實(shí)現(xiàn)原理，都會(huì)碰到這樣一個(gè)非常普遍的現(xiàn)象：通常要被處理的原始信號(hào)所具有的序列長(zhǎng)度比較長(zhǎng)，但是由于它的物理設(shè)備條件有限，因此每次（譬如一個(gè)時(shí)間周期內(nèi)）它只能將一定長(zhǎng)度限制的采樣之后的數(shù)字序列傳輸?shù)綌?shù)字信號(hào)處理的相關(guān)硬件（譬如DSP），這便意味著要將原有的長(zhǎng)數(shù)字序列進(jìn)行截?cái)嗵幚怼ｏ@而易見，如果數(shù)字序列被截?cái)啵哂械男盘?hào)屬性與原有整體的數(shù)字序列相比肯定會(huì)發(fā)生了很大的變化。譬如只選取高斯白噪聲中的一段，那么與原有的白噪聲數(shù)字序列相比，截?cái)嗪蟮臄?shù)字序列的方差與均值等各種統(tǒng)計(jì)特性都發(fā)生了較大的變化。因此，既然序列截取會(huì)導(dǎo)致序列的性能下降，也自然會(huì)降低后續(xù)的DSP等各類硬件設(shè)備對(duì)數(shù)字信號(hào)的處理性能。

3 數(shù)字信號(hào)處理器的結(jié)構(gòu)分析

在現(xiàn)階段的數(shù)字化、信息化各個(gè)的進(jìn)程中，數(shù)字信號(hào)一直作為信息的處理和傳輸對(duì)象，隨后逐步從模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)。數(shù)字化是信息化的根本，而數(shù)字信號(hào)處理則是數(shù)字化的關(guān)鍵技術(shù)之一。數(shù)字處理技術(shù)目前已成為一種日趨重視且飛速發(fā)展的先進(jìn)技術(shù)。數(shù)字信號(hào)處理器是比較適合用來進(jìn)行數(shù)字信號(hào)處理運(yùn)算的一種微處理器，依靠其卓越的數(shù)字信號(hào)的處理能力和特有的硬件結(jié)構(gòu)體系，被廣泛運(yùn)用于語音識(shí)別、自動(dòng)控制、圖像處理以及通訊技術(shù)等多個(gè)領(lǐng)域。

數(shù)字信號(hào)處理技術(shù)是將模擬信號(hào)經(jīng)過采樣轉(zhuǎn)變?yōu)閿?shù)字化信號(hào)后進(jìn)行處理、分析的過程，它偏重于實(shí)現(xiàn)處理算法、應(yīng)用軟件以及理論。數(shù)字信號(hào)的處理算法具有如下這些性能特點(diǎn)：第一，信號(hào)處理算法的運(yùn)算量較大，運(yùn)算速度要求迅速；第二，信號(hào)處理算法必須要運(yùn)行較多的乘累加運(yùn)算；第三，信號(hào)處理算法大多數(shù)時(shí)間都用來執(zhí)行小循環(huán)的操作；第四，信號(hào)處理算法有一些特定的模式；第五，信號(hào)處理需要有特定的接口。

最開始，數(shù)字信號(hào)處理器的結(jié)構(gòu)是根據(jù)數(shù)字信號(hào)處理器的算法模型組建而成的，大部分的數(shù)字信號(hào)處理器都包括數(shù)字信號(hào)處理器算法的特點(diǎn)。所以，針對(duì)數(shù)字信號(hào)處理以上的特點(diǎn)，必須對(duì)數(shù)字信號(hào)處理器進(jìn)行專門地設(shè)計(jì)。

4 數(shù)字信號(hào)處理器的結(jié)構(gòu)改進(jìn)

數(shù)字信號(hào)處理器采用哈佛結(jié)構(gòu)的DSP芯片，它分別包括數(shù)據(jù)存儲(chǔ)與程序存儲(chǔ)空間，使用特定的地址總線和程序總線。它的CPU能同時(shí)進(jìn)行數(shù)據(jù)和程序的訪問，能很大程度地提高處理速度。而要改進(jìn)哈佛結(jié)構(gòu)，具體的措施為：第一，在高速緩存中存儲(chǔ)指令，從而不需通過程序和數(shù)據(jù)存儲(chǔ)器來讀取指令，能夠節(jié)省下一個(gè)指令周期；第二，能將數(shù)據(jù)存儲(chǔ)于程序存儲(chǔ)器里，還能供算術(shù)指令來直接使用。可是數(shù)據(jù)和程序不可同時(shí)進(jìn)行讀取，大部分的訪問存儲(chǔ)器的指令必須要執(zhí)行兩個(gè)周期；第三，對(duì)存儲(chǔ)器結(jié)構(gòu)進(jìn)行改進(jìn)，同意能在一個(gè)周期內(nèi)能進(jìn)行兩個(gè)操作數(shù)和同時(shí)讀取一條指令。

4.1 使用多總線和多處理單元的結(jié)構(gòu)

使用數(shù)據(jù)和程序總線兩類六組組線。分別由程序讀總線、程序地址總線、數(shù)據(jù)寫地址總線、數(shù)據(jù)讀總線、數(shù)據(jù)讀地址總線以及數(shù)據(jù)寫總線組成。再結(jié)合哈佛結(jié)構(gòu)，能較大程度地提高系統(tǒng)的速度。數(shù)字信號(hào)處理器內(nèi)部由多個(gè)處理單元構(gòu)成，譬如輔助算術(shù)、乘法器、ALU等單元。它們能在獨(dú)立的一個(gè)指令周期內(nèi)將操作與計(jì)算任務(wù)執(zhí)行完，甚至還能同時(shí)完成。而這種結(jié)構(gòu)比較適合用于類似IIR與FIE這種濾波器的設(shè)計(jì)。這種多處理單元結(jié)構(gòu)還具有一個(gè)特點(diǎn)便是能把一些特別的算法當(dāng)做是硬件，譬如FIE濾波算法的循環(huán)尋址與FFT的為翻轉(zhuǎn)尋址等。但是幾乎全部的數(shù)字信號(hào)處理器都具備零消耗循環(huán)控制的特定硬件，從而讓處理器能不費(fèi)時(shí)間對(duì)循環(huán)計(jì)數(shù)器的值進(jìn)行測(cè)試才能執(zhí)行硬件循環(huán)跳轉(zhuǎn)，一組指令的循環(huán)以及循環(huán)計(jì)數(shù)器的衰減。

4.2 使用控制密集型結(jié)構(gòu)

以往的數(shù)字信號(hào)處理器的結(jié)構(gòu)設(shè)計(jì)主要是針對(duì)計(jì)算密集型的應(yīng)用，而不支持控制密集型的應(yīng)用。但是在實(shí)際應(yīng)用中，很多的場(chǎng)合都需要結(jié)合使用信號(hào)處理與精確控制兩種，譬如數(shù)字蜂窩電話，它必須兼?zhèn)湔Z言音處理與監(jiān)控的功能?，F(xiàn)代化的數(shù)字信號(hào)處理器是使用DSP/MCU的混合結(jié)構(gòu)，它能在確保計(jì)算能力優(yōu)先的基礎(chǔ)上，利用多執(zhí)行部件同時(shí)執(zhí)行、現(xiàn)場(chǎng)快速切換等方式，提高控制類應(yīng)用操作的處理能力。在DSP核中集成MCU核，或是對(duì)DSP進(jìn)行整體改進(jìn)，重新進(jìn)行設(shè)計(jì)，使它同時(shí)兼?zhèn)銶CU與DSP的功能。此外，為了解決以往功能、速度以及可編程間出現(xiàn)的一些矛盾，我們采用了一種全新的計(jì)算方式，它在擁有數(shù)字信號(hào)處理器和現(xiàn)有微處理器的時(shí)間計(jì)算方式同時(shí)，還具有FPGA和ASIC解決方案里的空間計(jì)算方式。通過這樣的改進(jìn)，數(shù)字信息處理器能同時(shí)進(jìn)行空間和時(shí)間的計(jì)算。它是由一個(gè)計(jì)算元件相互連接的二位陣列組成，而并且每個(gè)陣列都有它們獨(dú)立的本地寄存器和邏輯單元。而將這些元件連接的可編程連線借助動(dòng)態(tài)地重構(gòu)陣列的數(shù)據(jù)量架構(gòu)，進(jìn)而能通過具體的運(yùn)行任務(wù)來進(jìn)行具體優(yōu)化。

參考文獻(xiàn)：

[1]林健新.淺談DSP數(shù)字信號(hào)處理器的特性及應(yīng)用[J].科技風(fēng)，2010（05）.

[2]常青青，艾紅，鄧大偉.數(shù)字信號(hào)處理算法在DSP上的實(shí)現(xiàn)[J].制造業(yè)自動(dòng)化，2011（12）.

[3]張虎堂.數(shù)字信號(hào)處理器（DSP）的發(fā)展趨勢(shì)與應(yīng)用研究[J].硅谷，2010（23）.

[4]沈戈，高德遠(yuǎn)，樊曉椏.數(shù)字信號(hào)處理器（DSP）結(jié)構(gòu)設(shè)計(jì)及發(fā)展趨勢(shì)[J].計(jì)算機(jī)工程與應(yīng)用，2003（07）.

[5]郭開軒.數(shù)字信號(hào)處理器（DSP）及其芯片結(jié)構(gòu)特點(diǎn)[J].科技資訊，2007（03）.

[6]常青青，艾紅，鄧大偉.數(shù)字信號(hào)處理算法在DSP上的實(shí)現(xiàn)[J].制造業(yè)自動(dòng)化，2011（12）.

作者簡(jiǎn)介：麗娜（1980.7-），女，遼寧阜新人，達(dá)斡爾族，講師，研究生，研究方向：電子信息。