戴 鑫，王英民，毛開禮，王利忠，徐 偉，李 斌

（中國電子科技集團公司第二研究所山西太原030024）

生長界面對摻釩SiC電阻率的影響

戴 鑫，王英民，毛開禮，王利忠，徐 偉，李 斌

（中國電子科技集團公司第二研究所山西太原030024）

碳化硅（SiC）單晶多采用物理氣相傳輸（PVT）法及籽晶頂置工藝生長，典型的生長界面包括略凹、近平微凸、略凸三種生長界面，在100 mm（4英寸）摻釩（V）半絕緣4H-SiC單晶生長過程中，需要研究不同生長界面對SiC單晶電阻率的影響，得到合適的生長界面。在近似的生長條件下，采用略凹、近平微凸、略凸三種生長界面生長出100 mm摻V半絕緣4H-SiC單晶，加工后進行了電阻率測試、應(yīng)力等測試，結(jié)果表明近平微凸生長界面易于調(diào)整摻雜濃度，晶體缺陷少，適合生長電阻率均勻的摻V半絕緣4H-SiC單晶，且晶體出片率高。

摻釩半絕緣；4H-SiC；電阻率；應(yīng)力

SiC由于其優(yōu)良的物理性質(zhì)和電學(xué)特性，是極佳的寬帶隙半導(dǎo)體材料，作為襯底材料適用于制作高頻器件及大功率和抗輻射器件，尤其在某些特定環(huán)境下，以SiC為襯底制成的器件顯示了其它材料無法替代的優(yōu)越性［1］。半絕緣SiC襯底電阻率的分布對固態(tài)微波器件的制作和性能有非常重要的意義，目前多采用在SiC材料中摻入V，在其禁帶中引入深補償能級，束縛過剩的載流子完成補償作用，從而形成半絕緣［2，3］。隨著SiC器件的技術(shù)進步，要求更大直徑的SiC襯底以降低成本，提高產(chǎn)率。而我國正在投入的主要為100 mm SiC器件生產(chǎn)線，這就要求高質(zhì)量的100 mm半絕緣SiC襯底以滿足當(dāng)前的需求。

摻V半絕緣4H-SiC單晶的電阻率受多方面影響，包括設(shè)備真空度，粉料氮（N）含量，摻V濃度，熱場分布等。我們通過生長試驗發(fā)現(xiàn)熱場分布表現(xiàn)為晶體生長界面，其對晶體電阻率分布具有重要的影響。本文通過生長不同生長界面的100 mm 摻V半絕緣SiC單晶，利用多種測試設(shè)備進行表征分析，研究了不同生長界面對100 mm摻V半絕緣4H-SiC單晶的影響。

1實　　驗

本實驗使用中國電子科技集團公司第二研究所自行研制的TDS-100C碳化硅單晶爐，采用PVT法生長100 mm摻V半絕緣4H-SiC單晶。該設(shè)備采用中頻感應(yīng)加熱方式，利用光學(xué)高溫計測量溫度。使用雙面拋光的4H-SiC晶片作為籽晶，置于高純石墨坩堝上部，生長面為碳面。自主合成的高純SiC粉料以及摻雜的料源V則置于坩堝底部。高純石墨坩堝和高純SiC粉料有利于減少生長過程中背景N的摻入，降低對摻V半絕緣的影響［2］。生長基本結(jié)構(gòu)原理如圖1所示。

通過調(diào)整溫場生長出了三種不同生長界面的100mm摻V半絕緣4H-SiC單晶。各晶體采用相同的摻V生長工藝，生長后的晶體經(jīng)過滾圓、定向、切割、研磨、打標(biāo)、拋光工序，完成100 mm摻V半絕緣4H-SiC晶片的加工，其中晶片均為正＜0001＞方向，按晶體表面至籽晶方向由小到大排序。拋光晶片按序號使用非接觸式電阻率測試儀（COREMA）在室溫條件下測量其電阻率。使用萊卡體式顯微鏡觀察晶片應(yīng)力及微管。

圖1 PVT法坩堝內(nèi)部結(jié)構(gòu)

2　　結(jié)果與討論

2.1電阻率測量

三種不同生長界面的100 mm摻V半絕緣4H-SiC晶片各選擇了4片測試電阻率，序號均為1#、4#、8#、12#。拋光晶片按序號使用非接觸式電阻率測試儀（COREMA）在室溫條件下進行測量，圖2～4為三種不同生長界面生長晶體所加工晶片的電阻率分布情況，其中略凸晶體晶片電阻率分布圖的結(jié)果可觀察到隨著晶體生長晶片的電阻率由邊緣逐步向中心增多，且邊緣電阻率大；略凹晶體晶片電阻率分布圖的結(jié)果可觀察到隨著晶體生長，晶片全片均有較高的電阻率，隨著生長逐步降低，且邊緣下降較快；近平微凸晶體晶片電阻率分布圖的結(jié)果可觀察到晶片全片均有較高的電阻率，且4片晶片電阻率較均勻。

圖2略凸晶體晶片電阻率分布圖

從電阻率測試結(jié)果分析，發(fā)現(xiàn)晶片電阻率和生長界面有直接關(guān)系，其中略凸晶體的中心生長速度快，邊緣至中心的徑向溫度梯度大，晶體中心相對邊緣較冷，有利于N的聚集，而為了補償淺施主N摻雜會導(dǎo)致電阻率低［4］。對于實驗所使用的坩堝而言，較凸的晶體意味著高溫區(qū)位置偏上，粉料中的軸向溫梯較小，粉料中殘留的N消耗速度較慢，摻雜的V摻入晶體的速度也較慢，晶片在生長后期隨著N濃度的降低和V濃度的升高電阻率才有明顯的提高，電阻率合格率低；略凹的晶體則在生長前期就出現(xiàn)很高的電阻率，而隨著生長逐步降低，其正徑向溫度梯度為中心附近至邊緣，邊緣的電阻率相對較低，較凹的晶體意味著高溫區(qū)位置偏下，粉料中的軸向溫梯較大，粉料中殘留的N消耗速度較快，前期摻雜的V較多；近平微凸的晶體在生長前期也出現(xiàn)較高的電阻率，且較穩(wěn)定，直到生長后期電阻率開始下降，說明此生長界面下溫場條件較合適，晶體徑向溫梯和軸向溫梯合適，V摻雜濃度能夠很好地補償晶體中的淺施主N，后期由于V濃度的降低使得電阻率開始下降。

圖3略凹晶體晶片電阻率分布圖

圖4近平微凸晶體晶片電阻率分布圖

圖5 a、b、c晶片正交偏振透視圖

2.2光學(xué)測試

圖6略凹晶體晶片局部缺陷圖

中的溶解度（5×1017個/cm3）從而析出［5］，導(dǎo)致大量缺陷。

3結(jié)　　論

通過對略凹、近平微凸、略凸三種生長界面生長的100 mm摻V半絕緣4H-SiC單晶晶片的電阻率和光學(xué)顯微測試，結(jié)果表明略凹生長界面易導(dǎo)致前期V析出產(chǎn)生大量缺陷及邊緣應(yīng)力差，略凸生長界面生長單晶半絕緣晶片電阻率合格率低，且應(yīng)力大，晶體易開裂，近平微凸生長界面生長單晶易于調(diào)整摻雜濃度，適合生長電阻率均勻的摻V半絕緣4H-SiC單晶，且應(yīng)力好、晶體缺陷少，晶體出片率高。

［1］ M.E.Zvanut，Wonwoo Lee，W.C.Mitchel，etal.The acceptor level for vanadium in 4H and 6H SiC［J］.Physica B：Condensed Matter，2006，376-377：346-349.

［2］ Zvanut M E，Konovalov V V，Wang H，et al.Defect Levels And Types Of Point Defects In High-Purity And Vanadium-Doped Semi-Insulating 4H-SiC［J］.Journal of Applied Physics，2004，96（10）：5484-5489.

［3］ M.Bickermann，R.Weingartner，A.Winnacker.On the Preparation of Vanadium Doped PVT Growth SiC Boules with High Semi-insulating Yield［J］.Journal of Crystal Growth，2003，254：390-399.

［4］ Janzén E，Son N T，Magnusson B，et al.Deep Levels Responsible for Semi-Insulating Behavior in Vanadium-Doped 4H-SiC Substrates［J］.Silicon Carbide&Related Materials，2008，600-603.

［5］ M.F.MacMillan，W.Mitchel，J.Blevins，et al.Evaluation of Test Methods Employed for Characterizing Semi-Insulating Nature of Monocrystaline SiC Semiconductor Materials［C］//Proc of CS MANTECH Conf.Chicago，Illinois，USA，2008：14-17.

Effect of the Growth Interface Shape on the Resistivity in V-doped SiC Crystal

DAI Xin，WANG Yingmin，MAO Kaili，WANG Lizhong，XU Wei，LI Bin
（The 2ndResearch Institute of CETC，Taiyuan 030024，China）

There are three typical growth interface shapes in top-seeded growth of Silicon Carbide（SiC）crystal by Physical Vapor Transport（PVT）method.They are concave interface，slightly convex near horizontal interface and convex interface.We growed V-doped 4 inch SiC crystals by three different growth interface shapes under similar growth conditions.These crystals has been machininged to wafers.We tested wafes'resistivity and stresses.The test results show that using slightly convex near the horizontal growth interface during the process can easily adjust doping concentration and reduce defects in SiC crystal.And the 4H-SiC crystal will have uniform resistivity with high output of high quality SiC wafers.

V-doped semi-insulating；4H-SiC；Resistivity；Stresses

O613.7，N33，N34

A

1004-4507（2016）06-0037-04

戴鑫（1983-），男，山西運城人，工程師，碩士，研究方向為寬禁帶半導(dǎo)體材料制備。

2016-05-09

國家自然科學(xué)基金（項目號61404117）；國家高技術(shù)研究發(fā)展計劃（項目號2014AA041401）。