蔡 曄，周春云，羅秋明

（1.深圳大學(xué)國(guó)家高性能中心深圳分中心，廣東深圳 518060；2.揚(yáng)州萬(wàn)方電子技術(shù)有限責(zé)任公司，江蘇揚(yáng)州 225006）

1 并行體系結(jié)構(gòu)的發(fā)展

近年來(lái)，隨著微處理器技術(shù)的發(fā)展和進(jìn)步，主流并行計(jì)算體系結(jié)構(gòu)獲得了飛速發(fā)展。目前多核處理器已經(jīng)成為主要的計(jì)算單元，傳統(tǒng)的并行體系結(jié)構(gòu)底層逐步向片內(nèi)過(guò)渡，并行計(jì)算的并行層次相應(yīng)增加。另外，混合異構(gòu)結(jié)構(gòu)迅速發(fā)展，快速標(biāo)量部件、向量部件、FPGA、GPU 等加速部件已充分應(yīng)用到在并行體系結(jié)構(gòu)上［1］。

SMP（symmetric multi－processor）結(jié)構(gòu)是傳統(tǒng)并行體系結(jié)構(gòu)中高性能服務(wù)器和工作站架構(gòu)提升性能的有效手段。SMP當(dāng)前發(fā)展趨勢(shì)是逐步向片內(nèi)多核過(guò)渡，將SMP系統(tǒng)實(shí)現(xiàn)在一塊芯片內(nèi)部。由于多個(gè)處理器集成在一塊芯片上，故采用共享緩存或者內(nèi)存的方式，同時(shí)利用片內(nèi)的高帶寬總線來(lái)替代片外總線，可以有效降低多線程通信延遲。CC－NUMA（cache－coherent NUMA）結(jié)構(gòu)主要針對(duì)SMP結(jié)構(gòu)在可擴(kuò)展上的局限性，實(shí)現(xiàn)在更大規(guī)模上的并行計(jì)算。傳統(tǒng)CC－NUMA互連技術(shù)一般使用多級(jí)交叉開(kāi)關(guān)結(jié)構(gòu)來(lái)減少連接代價(jià)，由于受物理通信鏈路數(shù)量以及并行總線頻率增長(zhǎng)的約束，以及專(zhuān)用互連芯片帶來(lái)了額外的延遲，早期的結(jié)構(gòu)在多核處理器出現(xiàn)后，處理器間通信能力很難適應(yīng)日益增長(zhǎng)的片上通信帶寬，因此出現(xiàn)了處理器間直接互連技術(shù)（direct link）。direct link的主要技術(shù)特點(diǎn)：一是首先處理器集成內(nèi)存控制器，可讓主內(nèi)存響應(yīng)時(shí)間更快，同時(shí)可降低緩存大小以及芯片制造的成本；二是通過(guò)專(zhuān)用連接通道實(shí)現(xiàn)處理器間直接通信，避免了專(zhuān)用橋或路由芯片的使用，可減少系統(tǒng)成本和轉(zhuǎn)發(fā)帶來(lái)的延遲；三是基于先進(jìn)的串行通信技術(shù)來(lái)提供高速連接，通過(guò)一路或多路并行來(lái)保證互連帶寬。

在系統(tǒng)級(jí)互連方面，典型結(jié)構(gòu)依然為機(jī)群CLUS－TER 結(jié)構(gòu)以及MPP（massively parallel processor）結(jié)構(gòu)，CLUSTER 是一種松耦合結(jié)構(gòu)，MPP 為緊耦合結(jié)構(gòu)。MPP處理器之間通常由伸縮性較好的特制的互連網(wǎng)絡(luò)（如Mesh、交叉開(kāi)關(guān)網(wǎng)絡(luò)等）相連，每個(gè)處理器之間通過(guò)消息傳遞的方式進(jìn)行通信和協(xié)調(diào)。機(jī)群系統(tǒng)將大量同一品種的工作站或微機(jī)通過(guò)高速網(wǎng)絡(luò)互連，以構(gòu)成廉價(jià)的高性能計(jì)算機(jī)系統(tǒng)。MPP 和CLUSTER 結(jié)構(gòu)在多核處理器出現(xiàn)后，面臨著新的挑戰(zhàn)，多核作為一種新的并行層次出現(xiàn)，并行軟件需要相應(yīng)的發(fā)展變化，或?qū)で髲牡讓觼?lái)應(yīng)對(duì)，對(duì)多核加以隱藏，或是把高端計(jì)算里面并行程序設(shè)計(jì)語(yǔ)言和環(huán)境（如MPI和OpenMP）組合起來(lái)用，根據(jù)多核的特點(diǎn)，充分利用新的體系結(jié)構(gòu)的優(yōu)勢(shì)加以性能優(yōu)化。另外，混合異構(gòu)結(jié)構(gòu)的普遍出現(xiàn)和應(yīng)用，導(dǎo)致軟件基礎(chǔ)架構(gòu)的關(guān)鍵部分難以跟上變化的步伐，也給傳統(tǒng)并行算法的設(shè)計(jì)和教學(xué)帶來(lái)了機(jī)遇和挑戰(zhàn)。

計(jì)算機(jī)并行體系結(jié)構(gòu)和并行軟件日新月異的發(fā)展，導(dǎo)致高校在進(jìn)行并行體系結(jié)相關(guān)課程教學(xué)時(shí)，首先要及時(shí)跟蹤國(guó)內(nèi)外并行體系結(jié)構(gòu)領(lǐng)域的主流技術(shù)和最新進(jìn)展，并反映到課堂教學(xué)上；其次要不斷更新相關(guān)的實(shí)驗(yàn)室設(shè)施、設(shè)備，以及實(shí)踐方法和手段，以適應(yīng)不斷變化的并行體系結(jié)構(gòu)的教學(xué)需求。

深圳大學(xué)國(guó)家高性能中心深圳分中心致力于國(guó)產(chǎn)個(gè)人高性能計(jì)算機(jī)的研制，先后和相關(guān)單位聯(lián)合研制了KD 系列［2－3］和SD 系列［4］個(gè)人高性能計(jì)算機(jī)（personal high performance computer，PHPC）系統(tǒng)［5］。從2010年起，結(jié)合科研優(yōu)勢(shì)，在本科教學(xué)層次成立了高性能計(jì)算特色班，立足為高性能計(jì)算發(fā)展和并行計(jì)算培養(yǎng)高素質(zhì)的基礎(chǔ)學(xué)術(shù)性人才和應(yīng)用型綜合人才。為了滿足教學(xué)和實(shí)驗(yàn)的需求，結(jié)合研制PHPC 系統(tǒng)的技術(shù)積累，和相關(guān)公司聯(lián)合設(shè)計(jì)了一種統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)?！敖y(tǒng)一實(shí)驗(yàn)教學(xué)”平臺(tái)的概念由清華大學(xué)計(jì)算機(jī)實(shí)驗(yàn)教學(xué)中心提出［6－7］，并設(shè)計(jì)了計(jì)算機(jī)硬件統(tǒng)一實(shí)驗(yàn)平臺(tái)，完成了對(duì)計(jì)算機(jī)硬件課程實(shí)驗(yàn)的整合，支持計(jì)算機(jī)硬件系列課程中的主干課程實(shí)驗(yàn)（數(shù)字邏輯、計(jì)算機(jī)組成原理和計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)）。實(shí)踐表明，有效減少了教學(xué)資源的硬件浪費(fèi)，縮短了學(xué)生熟悉實(shí)驗(yàn)設(shè)備的時(shí)間，提高學(xué)生實(shí)驗(yàn)的系統(tǒng)性。

本文研制的統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)（以下簡(jiǎn)稱(chēng)實(shí)驗(yàn)平臺(tái)）基于“統(tǒng)一實(shí)驗(yàn)教學(xué)“的思想，采用國(guó)產(chǎn)高性能多核處理器龍芯3A（4核）或3B（8核）［8］進(jìn)行設(shè)計(jì)。該實(shí)驗(yàn)平臺(tái)具有以下特點(diǎn)：（1）便攜性，采用PHPC技術(shù)，在單一定制機(jī)箱（440 mm×420 mm×320mm）單元內(nèi)可支持高達(dá)萬(wàn)億次的并行計(jì)算能力；（2）靈活性，可通過(guò)系統(tǒng)配置支持最新的各種并行體系機(jī)構(gòu)以及互聯(lián)結(jié)構(gòu)，并實(shí)現(xiàn)功能擴(kuò)展；（3）統(tǒng)一性，可將計(jì)算機(jī)并行體系結(jié)構(gòu)相關(guān)的多門(mén)課程和實(shí)驗(yàn)教學(xué)統(tǒng)一到一個(gè)實(shí)驗(yàn)平臺(tái)上；（4）開(kāi)放性，從系統(tǒng)硬件、BIOS、操作系統(tǒng)以及并行計(jì)算基礎(chǔ)平臺(tái)都進(jìn)行了開(kāi)源，可支持更深入的教學(xué)或科研工作；（5）先進(jìn)性，符合當(dāng)前計(jì)算機(jī)并行體系結(jié)構(gòu)發(fā)展的最新進(jìn)展。

2 統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)設(shè)計(jì)方案

該實(shí)驗(yàn)平臺(tái)的設(shè)計(jì)目標(biāo)是利用PHPC 技術(shù)，設(shè)計(jì)便攜的面向并行體系結(jié)構(gòu)教學(xué)和實(shí)驗(yàn)用的儀器平臺(tái)，系統(tǒng)峰值性能可達(dá)萬(wàn)億次，不但能滿足教學(xué)和實(shí)驗(yàn)的需求，而且能提供給科研人員使用。并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)采用了國(guó)產(chǎn)龍芯3號(hào)處理器，龍芯3號(hào)的互連接口采用了擴(kuò)展的HyperTransport（HT）［9］協(xié)議，既可以連接IO，也可以實(shí)現(xiàn)多芯片間的直接互連（direct－link）。龍芯3 號(hào)在單芯片上同時(shí)提供了板級(jí)互連接口（HT0，16位，可拆分為2個(gè)8位通道使用）以及系統(tǒng)級(jí)的互連接口（HT1，16位，可拆分為2個(gè)8位通道使用）。在統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)中，HT0用來(lái)實(shí)現(xiàn)2個(gè)處理器直接互連以實(shí)現(xiàn)CC－NUMA 結(jié)構(gòu)，而HT1則拆分為2個(gè)8位通道，其中高8位HT1通道用于連接系統(tǒng)北橋和南橋，進(jìn)行網(wǎng)絡(luò)IO 接口擴(kuò)展，擴(kuò)展后的網(wǎng)絡(luò)IO 接口信號(hào)連接到背板的FPGA芯片上進(jìn)行交換；低8位HT1通道則直接連接到背板的FPGA 互聯(lián)芯片上，支持通過(guò)處理器前端總線直接高效地進(jìn)行交換。背板通過(guò)FPGA 實(shí)現(xiàn)10個(gè)處理器的互連，通過(guò)配置可實(shí)現(xiàn)不同的互連方式和拓?fù)浣Y(jié)構(gòu)。該實(shí)驗(yàn)平臺(tái)可滿足并行體系結(jié)構(gòu)相關(guān)課程，包括：計(jì)算機(jī)高級(jí)體系結(jié)構(gòu)［10］，并行計(jì)算機(jī)體系結(jié)構(gòu)，并行算法的設(shè)計(jì)與分析，并行算法實(shí)踐，并行程序設(shè)計(jì)等［11－14］的教學(xué)和實(shí)驗(yàn)需求。

2.1 實(shí)驗(yàn)平臺(tái)總體結(jié)構(gòu)

該實(shí)驗(yàn)平臺(tái)總體組成包括：440mm×420mm×320 mm 單一定制機(jī)箱；計(jì)算節(jié)點(diǎn)（雙路龍芯3／AB 8核處理器刀片）×5，集成10個(gè)（PE1—PE10）龍芯3A8核（或龍芯3B8核）處理器，系統(tǒng)峰值性能可達(dá)萬(wàn)億次（采用龍芯3B）；前置服務(wù)主板1個(gè)，提供系統(tǒng)引導(dǎo)、磁盤(pán)存儲(chǔ)、用戶登錄、任務(wù)調(diào)度等功能；系統(tǒng)支持雙交換通道，即16端口千兆以太網(wǎng)交換通道以及背板定制的FPGA 互連交換通道，其中16端口千兆以太網(wǎng)交換機(jī)用于系統(tǒng)內(nèi)部管理，連接前置服務(wù)主板和5個(gè)龍芯計(jì)算刀片，而背板上定制的FPGA互連通道則用于計(jì)算節(jié)點(diǎn)之間計(jì)算和數(shù)據(jù)交換使用，可提供2種互連交換模式，一種為48端口以太網(wǎng)交換方式，在這種模式下，處理器通過(guò)南橋擴(kuò)展的網(wǎng)絡(luò)接口直接連接到FPGA進(jìn)行網(wǎng)絡(luò)交換；另一種為通過(guò)處理器前端HT總線直接進(jìn)行交換的模式，即MPP互連模式，在MPP互連模式下，通過(guò)配置內(nèi)部路由模塊的參數(shù)可實(shí)現(xiàn)計(jì)算節(jié)點(diǎn)間不同的系統(tǒng)互連和拓?fù)浣Y(jié)構(gòu)。系統(tǒng)總體結(jié)構(gòu)參見(jiàn)圖1。

圖1 系統(tǒng)總體結(jié)構(gòu)

2.2 計(jì)算節(jié)點(diǎn)結(jié)構(gòu)

該實(shí)驗(yàn)平臺(tái)的計(jì)算節(jié)點(diǎn)采用2 個(gè)龍芯多核處理器作為計(jì)算處理單元（PE），2 個(gè)龍芯多核處理器之間通過(guò)基于HT 總線的直接互連技術(shù)實(shí)現(xiàn)CC－NUMA 并行結(jié)構(gòu)，該系統(tǒng)在設(shè)計(jì)時(shí)可同時(shí)兼容龍芯3A（4核）或龍芯3B（8 核）處理器。在采用龍芯3B 時(shí)的計(jì)算節(jié)點(diǎn)結(jié)構(gòu)如圖2 所示，單處理器為8 核SMP結(jié)構(gòu)，雙處理器之間使用直接互連技術(shù)，通過(guò)處理器前端HT 總線構(gòu)成2 路CC－NUMA 結(jié)構(gòu)，每個(gè)計(jì)算節(jié)點(diǎn)可實(shí)現(xiàn)16 核的CC－NUMA 結(jié)構(gòu)的高性能并行系統(tǒng)。

圖2 雙路龍芯CC－NUMA結(jié)構(gòu)

與常規(guī)CC－NUMA 結(jié)構(gòu)系統(tǒng)共享一個(gè)IO 套片不同，該實(shí)驗(yàn)平臺(tái)每個(gè)處理器采用了獨(dú)立的IO 套片進(jìn)行IO 功能擴(kuò)展，每個(gè)處理器計(jì)算節(jié)點(diǎn)為每個(gè)處理器提供了高達(dá)5路千兆網(wǎng)絡(luò)互聯(lián)接口。因此系統(tǒng)并行結(jié)構(gòu)在不使用處理器間CC－NUMA 互連通路時(shí)（通過(guò)軟件配置）可以配置為SMP－CLUSTER（MPP）兩級(jí)并行結(jié)構(gòu)，在使用處理器之間互連時(shí)可以配置為SMP－（CC－NUMA）－CLUSTER（MPP）的三級(jí)并行結(jié)構(gòu)。在表1 中列出了該實(shí)驗(yàn)平臺(tái)支持的7 種并行體系結(jié)構(gòu)。由于龍芯3B處理器內(nèi)部采用了向量部件加速部件技術(shù)，在使用龍芯3B 處理器時(shí)，還支持基于向量部件的混合異構(gòu)結(jié)構(gòu)。每個(gè)計(jì)算節(jié)點(diǎn)提供了高速FLASH（SATA DOM 盤(pán)）本地存儲(chǔ)，也可利用外部共享磁盤(pán)陣列處理海量數(shù)據(jù)。

當(dāng)采用MPP互聯(lián)模式時(shí)，可通過(guò)對(duì)FPGA 內(nèi)部實(shí)現(xiàn)的路由器的連接和對(duì)參數(shù)進(jìn)行靈活配置以實(shí)現(xiàn)不同的互聯(lián)拓?fù)浣Y(jié)構(gòu)。實(shí)現(xiàn)的路由器結(jié)構(gòu)示意圖見(jiàn)圖3。每個(gè)處理器通過(guò)HT1 低8 位互連通道與FPGA內(nèi)部實(shí)現(xiàn)的一個(gè)路由器（Router）相連接，路由器支持東、南、西、北和上、下總計(jì)6 個(gè)連接通路，用于和其他處理器的路由器連接，每個(gè)方向可根據(jù)實(shí)際需求連接和配置使用。因此可通過(guò)不同的配置實(shí)現(xiàn)常見(jiàn)的二維（使用東、南、西、北4個(gè)通道）、三維（使用東、南、西、北和上、下6 個(gè)通道）、環(huán)形（使用東、西2 個(gè)通道）以及樹(shù)形等拓?fù)浣Y(jié)構(gòu)，可在教學(xué)和實(shí)驗(yàn)中讓學(xué)生實(shí)際配置，以及評(píng)估不同互連拓?fù)涞慕Y(jié)構(gòu)特點(diǎn)并進(jìn)行性能分析。

表1 統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)并行體系結(jié)構(gòu)的配置

圖3 FPGA路由器結(jié)構(gòu)示意圖

2.3 監(jiān)控管理方案

該實(shí)驗(yàn)平臺(tái)采用了遠(yuǎn)程分布式實(shí)時(shí)監(jiān)控方案，如圖4所示，前置管理服務(wù)器通過(guò)百兆網(wǎng)絡(luò)與底板的控制單片機(jī)AX11015通信，完成對(duì)整個(gè)系統(tǒng)的管理。其監(jiān)控網(wǎng)絡(luò)由I2C 總線、UART 總線和若干控制總線組成，控制AX11015單片機(jī)可根據(jù)系統(tǒng)負(fù)載狀況，獨(dú)立關(guān)閉處理單元或者計(jì)算節(jié)點(diǎn)，以及自動(dòng)調(diào)節(jié)散熱風(fēng)扇的轉(zhuǎn)速，或通過(guò)串口獲取處理器的運(yùn)行狀態(tài)，通過(guò)UART 轉(zhuǎn)TCP／IP機(jī)制發(fā)送到遠(yuǎn)程服務(wù)器上。

圖4 系統(tǒng)監(jiān)控管理方案

3 基于該實(shí)驗(yàn)平臺(tái)的教學(xué)思路

采用該實(shí)驗(yàn)平臺(tái)實(shí)施并行體系結(jié)構(gòu)相關(guān)課程的教學(xué)，有利于解決現(xiàn)在各課程獨(dú)立進(jìn)行教學(xué)和實(shí)驗(yàn)時(shí)存在的問(wèn)題。傳統(tǒng)教學(xué)的各門(mén)課程教學(xué)和實(shí)驗(yàn)內(nèi)容各自獨(dú)立，相互之間缺少銜接性，學(xué)生在學(xué)習(xí)過(guò)程中無(wú)法建立系統(tǒng)的概念，而且現(xiàn)有的實(shí)驗(yàn)設(shè)備缺少靈活性，無(wú)法跟上體系結(jié)構(gòu)的實(shí)際發(fā)展，不能真實(shí)地提供不同并行體系結(jié)構(gòu)和互連拓?fù)浣Y(jié)構(gòu)，而且很多實(shí)驗(yàn)僅通過(guò)仿真軟件實(shí)現(xiàn)，實(shí)驗(yàn)方式限制了學(xué)生的興趣和創(chuàng)造性。另外，不同課程總共需要的實(shí)驗(yàn)設(shè)備和PC機(jī)型號(hào)相對(duì)較多，實(shí)驗(yàn)室管理困難，維護(hù)成本較高。采用統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)則能有效地解決這些問(wèn)題。

深圳大學(xué)面向本科教學(xué)的并行體系結(jié)構(gòu)系列課程主要有4門(mén)：并行體系結(jié)構(gòu)、并行算法設(shè)計(jì)、并行數(shù)值算法以及并行程序設(shè)計(jì)和實(shí)踐。在引進(jìn)該實(shí)驗(yàn)平臺(tái)后，采取了“統(tǒng)一實(shí)驗(yàn)教學(xué)”的思路，系列課程設(shè)定統(tǒng)一的教學(xué)目的，各課程的教學(xué)內(nèi)容按總體目的分工劃分，但相對(duì)獨(dú)立，實(shí)驗(yàn)內(nèi)容統(tǒng)一在該實(shí)驗(yàn)平臺(tái)上完成，并保證個(gè)課程實(shí)驗(yàn)內(nèi)容之間的銜接性。這樣學(xué)生在實(shí)驗(yàn)時(shí)可以快速上手，充分激發(fā)學(xué)生學(xué)習(xí)并行體系結(jié)構(gòu)和并行計(jì)算的積極性，縮小理論教學(xué)和實(shí)際應(yīng)用能力之間的差距。

深圳大學(xué)設(shè)定的并行體系結(jié)構(gòu)系列課程的統(tǒng)一教學(xué)目的為：系列課程以并行體系結(jié)構(gòu)和并行計(jì)算為主題，要求講授并行計(jì)算的硬件平臺(tái)（當(dāng)代并行計(jì)算機(jī)系統(tǒng)及其結(jié)構(gòu)模型）、軟件支撐（并行程序設(shè)計(jì)）和理論基礎(chǔ)（并行算法的設(shè)計(jì)和并行數(shù)值算法）。在內(nèi)容組織上，強(qiáng)調(diào)并行機(jī)結(jié)構(gòu)、并行算法和并行編程為一體，著重討論并行算法的設(shè)計(jì)及其實(shí)現(xiàn)，并力圖反映本學(xué)科的最新成就和發(fā)展趨勢(shì)，體現(xiàn)并行機(jī)硬件和軟件相結(jié)合、并行算法和并行編程相結(jié)合的思想。在教學(xué)過(guò)程中采用統(tǒng)一的并行教學(xué)實(shí)驗(yàn)平臺(tái)，各課程統(tǒng)一安排足夠數(shù)量的實(shí)踐內(nèi)容，以鞏固和加深學(xué)生對(duì)并行算法理論、設(shè)計(jì)技術(shù)、分析方法和具體實(shí)現(xiàn)等各個(gè)環(huán)節(jié)的銜接性和整體理解。

根據(jù)系列課程的總體要求，具體課程總體實(shí)驗(yàn)教學(xué)的總體要求如下：

（1）并行體系結(jié)構(gòu)：通過(guò)該實(shí)驗(yàn)平臺(tái)讓學(xué)生熟悉4種以上的主流并行計(jì)算平臺(tái)，包括共享存儲(chǔ)的多處理機(jī)（SMP）、分布存儲(chǔ)的多計(jì)算機(jī)（CC－NUMA）、目前流行的PC機(jī)群結(jié)構(gòu)以及MPP并行結(jié)構(gòu)，實(shí)現(xiàn)不同的互連拓?fù)浣Y(jié)構(gòu)并進(jìn)行性能測(cè)試。要求學(xué)生能夠使用上述幾種并行計(jì)算平臺(tái)所提供的硬／軟件環(huán)境及工具來(lái)開(kāi)展自己的實(shí)驗(yàn)工作。

（2）并行程序設(shè)計(jì)和實(shí)踐：在該實(shí)驗(yàn)平臺(tái)上熟悉Linux操作系統(tǒng)和并行編程環(huán)境，掌握至少2種并行程序設(shè)計(jì)語(yǔ)言標(biāo)準(zhǔn)，即分布存儲(chǔ)的MPI和共享存儲(chǔ)的OpenMP。另外，對(duì)面向大型科學(xué)和工程計(jì)算的HPF（高性能Fortran）也應(yīng)盡量了解和熟悉。

（3）并行算法設(shè)計(jì)：選擇典型的非數(shù)值并行算法，使用并行程序設(shè)計(jì)和實(shí)踐用的并行編程語(yǔ)言標(biāo)準(zhǔn)，在不同的并行計(jì)算平臺(tái)上編程調(diào)試、分析和運(yùn)行它們，要求通過(guò)不同特點(diǎn)的算法讓學(xué)生體會(huì)不同的并行計(jì)算平臺(tái)的優(yōu)劣。

（4）并行數(shù)值算法：選擇典型的數(shù)值并行算法，使用并行程序設(shè)計(jì)和實(shí)踐用的并行編程語(yǔ)言標(biāo)準(zhǔn)，在不同的并行計(jì)算平臺(tái)上編程調(diào)試、分析和運(yùn)行它們，要求通過(guò)不同特點(diǎn)的數(shù)值算法讓學(xué)生體會(huì)不同的并行計(jì)算平臺(tái)的優(yōu)劣。

這樣，通過(guò)該實(shí)驗(yàn)平臺(tái)，相關(guān)課程的教學(xué)和實(shí)驗(yàn)具有一定的銜接性和繼承性，使學(xué)生能在統(tǒng)一規(guī)劃下逐步掌握底層硬件和系統(tǒng)結(jié)構(gòu)、基礎(chǔ)并行軟件平臺(tái)、并行應(yīng)用開(kāi)發(fā)的全過(guò)程。

4 小結(jié)

統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)的研制成功，將給高校計(jì)算機(jī)專(zhuān)業(yè)并行體系結(jié)構(gòu)系列課程的教學(xué)提供一個(gè)新的思路。統(tǒng)一并行體系結(jié)構(gòu)實(shí)驗(yàn)平臺(tái)能保證系列課程的實(shí)驗(yàn)內(nèi)容具有良好的銜接性，充分提高學(xué)生的實(shí)驗(yàn)興趣和實(shí)驗(yàn)的積極性，對(duì)進(jìn)一步深化相關(guān)課程的教學(xué)改革、提高課程的教學(xué)水平和教學(xué)質(zhì)量、促進(jìn)課程的建設(shè)與發(fā)展具有重要意義。

（

）

［1］陳國(guó)良，孫廣中，徐云，等.并行計(jì)算的一體化研究現(xiàn)狀與發(fā)展趨勢(shì)［J］.科學(xué)通報(bào)，2009，54（8）：1043－1049.

［2］張俊霞，張煥杰，李會(huì)民.基于龍芯2F的國(guó)產(chǎn)萬(wàn)億次高性能計(jì)算機(jī)KD－50－I的研制［J］.中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào)，2008，38（1）：105－108.

［3］張俊霞，李春生，張煥杰.KD－50－I－E：一臺(tái)增強(qiáng)型高性能計(jì)算機(jī)［J］.中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào)，2009，39（8）：894－896.

［4］陳國(guó)良，蔡曄，羅秋明.國(guó)產(chǎn)個(gè)人高性能計(jì)算機(jī)系統(tǒng)研制［J］.深圳大學(xué)學(xué)報(bào)，2011，28（6）：471－477.

［5］孫凝暉，陳國(guó)良.PHPC：一種普及型高性能計(jì)算機(jī)［J］.中國(guó)科學(xué)技術(shù)大學(xué)學(xué)報(bào)，2008，38（7）：745－752.

［6］全成斌，管曉培，李山山，等.計(jì)算機(jī)硬件實(shí)驗(yàn)統(tǒng)一平臺(tái)設(shè)計(jì)［J］.計(jì)算機(jī)教育，2008（18）：3－5.

［7］湯志忠.清華“計(jì)算機(jī)專(zhuān)業(yè)實(shí)踐”課程的創(chuàng)新與實(shí)踐［J］.計(jì)算機(jī)教育，2006（7）：7－9.

［8］Hu W，Wang J，Gao X，et al.Godson－3：A Scalable Multicore RISC Processor with x86Emulation［J］.IEEE Micro，2009（29）：17－29.

［9］HyperTransportTM I／O Link Specification Revision 3.0［S］.USA：HyperTransport Technology Consortium，2006.

［10］鄭緯民，湯志忠.計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)［M］.北京：清華大學(xué)出版社，2001.

［11］陳國(guó)良.并行計(jì)算：結(jié)構(gòu)·算法·編程［M］.北京：高等教育出版社，2003.

［12］陳國(guó)良.并行算法的設(shè)計(jì)與分析［M］.修訂版.北京：高等教育出版社，2003.

［13］陳國(guó)良.并行計(jì)算機(jī)體系結(jié)構(gòu)［M］.北京：高等教育出版社，2003.

［14］陳國(guó)良.并行算法實(shí)踐［M］.北京：高等教育出版社，2003.