王莉君 李萍 徐艷

上世紀(jì)90年代發(fā)展起來(lái)的軟件無(wú)線電，其重要價(jià)值在于：傳統(tǒng)的硬件無(wú)線電通信設(shè)備只是作為無(wú)線通信的基本平臺(tái)，而許多的通信功能則是由是通過構(gòu)造一個(gè)通用的、可復(fù)制編程平臺(tái)，使其工作頻段、調(diào)制解調(diào)方式、業(yè)務(wù)種類、數(shù)據(jù)速率與格式，控制協(xié)議等都可以進(jìn)行重構(gòu)和控制，選用不同的軟件模塊就可以實(shí)現(xiàn)不同類型和功能的無(wú)線電臺(tái)，打破了有史以來(lái)設(shè)備的通信功能的實(shí)現(xiàn)僅僅依賴于硬件發(fā)展的格局。本文介紹了一種基于OFDM的軟件無(wú)線電平臺(tái)的設(shè)計(jì)，重點(diǎn)介紹了基帶收發(fā)處理模塊的設(shè)計(jì)與實(shí)現(xiàn)方案。

一、總體設(shè)計(jì)方案

基于OFDM的軟件無(wú)線電硬件平臺(tái)由基帶收發(fā)處理模塊、模擬電路模塊、面板接口模塊、電源模塊構(gòu)成。

（1）面板接口模塊主要完成通信系統(tǒng)基帶收發(fā)處理模塊與面板之間的信號(hào)接口，面板上的信號(hào)通過面板接口模塊連至基帶收發(fā)處理模塊，面板接口模板硬件上是緊貼在機(jī)箱面板的前接口板。

（2）基帶收發(fā)處理模塊是整個(gè)系統(tǒng)硬件平臺(tái)的控制核心和基帶收發(fā)處理通道，其任務(wù)包括信道編譯碼、交織與去交織、組幀與拆幀、調(diào)制與解調(diào)、信號(hào)采集、同步與定時(shí)跟蹤等功能，同時(shí)還控制系統(tǒng)協(xié)調(diào)工作。

（3）模擬電路模塊主要完成系統(tǒng)基帶信號(hào)與模擬中頻的接口電路。模擬中頻接口電路主要包含放大電路、混頻電路、濾波電路等，主要完成以下功能：發(fā)送時(shí)完成放大功能，頻合輸出的模擬信號(hào)經(jīng)模擬中頻接口電路放大后送至RF模塊；接收時(shí)將射頻模塊送來(lái)的中頻信號(hào)與頻合輸出的本振信號(hào)混頻，經(jīng)過低通濾波后送至基帶收發(fā)處理模塊。

（4）RF模塊：在發(fā)送時(shí)，RF模塊主要完成混頻、濾波、功率放大后變換到射頻發(fā)送出去；在接收狀態(tài)，RF模塊主要完成低噪聲放大，高靈敏度接收并將射頻信號(hào)變換到中頻送到模擬電路模塊。

（5）電源模塊是一個(gè)比較獨(dú)立的部分，主要為各個(gè)插板提供模擬電源與數(shù)字電源。

二、基帶收發(fā)處理模塊設(shè)計(jì)

基帶收發(fā)處理模塊是整個(gè)系統(tǒng)硬件平臺(tái)的控制核心和基帶收發(fā)處理通道，為了便于系統(tǒng)改進(jìn)與調(diào)試，系統(tǒng)基帶的硬件平臺(tái)設(shè)計(jì)基于軟件無(wú)線電的設(shè)計(jì)思想。該系統(tǒng)可以很方便地通過算法改進(jìn)，實(shí)現(xiàn)多種不同調(diào)制解調(diào)方法、不同糾錯(cuò)編碼方式、不同的分集合并方式等。

基帶收發(fā)處理模塊包括的主要硬件單元有：DSP分析處理模塊、A/D變換器、FIFO、FPGA、EPROM、晶振及其驅(qū)動(dòng)電路等。同時(shí)基帶收發(fā)處理模塊還包括以下接口信號(hào)：與終端的數(shù)據(jù)與控制信號(hào)線接口、與面板的接口信號(hào)、與模擬電路模塊的接口信號(hào)（I，Q兩路的模擬信號(hào)），其組成框圖如圖1所示。

基帶收發(fā)處理板的核心為兩片DSP芯片，DSP1用于時(shí)分雙工狀態(tài)下系統(tǒng)的發(fā)處理，DSP2用于時(shí)分雙工狀態(tài)下系統(tǒng)的收處理。發(fā)送的處理流程為，終端計(jì)算機(jī)串口送來(lái)的數(shù)據(jù)經(jīng)過串口驅(qū)動(dòng)與電平轉(zhuǎn)換器后送至FPGA，F(xiàn)PGA打包后送至DSP1，DSP1完成基帶的信道編碼、調(diào)制、交織、組幀等功能后輸出，其產(chǎn)生的基帶信號(hào)送至RF部分，在RF部分中經(jīng)過混頻、濾波、功率放大后發(fā)送出去。在接收端，基帶處理模塊由DSP與FPGA共同完成，接收過程與發(fā)送處理過程相反。接收的處理流程為：模擬電路板將輸入信號(hào)混頻、濾波后送至基帶收發(fā)處理板的A/D，A/D采樣后的數(shù)據(jù)送至FPGA并存儲(chǔ)于FIFO。DSP2每幀讀取FIFO中的數(shù)據(jù)，并對(duì)每幀數(shù)據(jù)進(jìn)行處理：時(shí)頻同步、解調(diào)、拆幀、解交織、合并接收、信道譯碼等，譯碼后的信息經(jīng)FPGA送至終端。在整個(gè)解調(diào)過程中，DSP還要進(jìn)行同步跟蹤，以保證通信雙方的準(zhǔn)確同步。

三、結(jié)束語(yǔ)

本文介紹了一種基帶OFDM的軟件無(wú)線電平臺(tái)的實(shí)施方案，完成了實(shí)驗(yàn)樣機(jī)的研制，并通過樣機(jī)進(jìn)行了有限實(shí)驗(yàn)和段距離無(wú)線實(shí)現(xiàn)，在實(shí)驗(yàn)過程中，對(duì)關(guān)鍵技術(shù)進(jìn)行了驗(yàn)證，為OFDM調(diào)制技術(shù)的深入研究提供了理想的硬件平臺(tái)。