劉春喜，孫 馳，高 姬

（1.遼寧工程技術(shù)大學(xué) 電氣與控制學(xué)院，遼寧 葫蘆島 125105；2.海軍工程大學(xué) 艦船綜合電力技術(shù)國(guó)防科技重點(diǎn)實(shí)驗(yàn)室，湖北 武漢 430033）

0 引言

大功率逆變器的輸出電流大，為保證逆變器的可靠性和工作效率，開關(guān)頻率不宜過高[1-2]，采用傳統(tǒng)的規(guī)則采樣正弦脈寬調(diào)制（SPWM）方法，會(huì)產(chǎn)生較大的延時(shí)，給系統(tǒng)的波形質(zhì)量控制帶來不利影響。在中頻400 Hz系統(tǒng)中，基波頻率是50 Hz的8倍，延時(shí)對(duì)系統(tǒng)性能的影響更大[3-4]。隨著處理器的計(jì)算速度越來越快，采樣計(jì)算時(shí)間占開關(guān)周期的比例越來越少，這使得控制延時(shí)的進(jìn)一步減小成為可能。

文獻(xiàn)[5-7]采用數(shù)字控制方法來改進(jìn)系統(tǒng)的控制性能，但并未考慮數(shù)字延時(shí)的影響。文獻(xiàn)[3-4，8]考慮了數(shù)字延時(shí)帶來的影響，并通過控制方法來消除延時(shí)的影響，不可避免地會(huì)增加系統(tǒng)的復(fù)雜性。文獻(xiàn)[9]詳細(xì)地分析了數(shù)字控制延時(shí)對(duì)系統(tǒng)性能的影響，但沒有提出縮短延時(shí)的方法。文獻(xiàn)[10-11]分析了一種改進(jìn)的SPWM方法，可以在當(dāng)前周期更新調(diào)制波數(shù)據(jù)，減小了計(jì)算延時(shí)，但調(diào)制波在1個(gè)載波周期內(nèi)還是更新1次（對(duì)稱規(guī)則采樣）或2次（不對(duì)稱規(guī)則采樣），因此在低開關(guān)頻率下由零階保持引入的延時(shí)仍會(huì)很大?，F(xiàn)場(chǎng)可編程門陣列（FPGA）的出現(xiàn)為PWM提供了更靈活的實(shí)現(xiàn)方法[12-14]。文獻(xiàn)[15-16]研究了數(shù)字自然采樣SPWM方法，但沒有分析相應(yīng)的延時(shí)。在大功率中頻場(chǎng)合下，準(zhǔn)確分析SPWM過程引入的延時(shí)，對(duì)系統(tǒng)參數(shù)設(shè)計(jì)有重要意義。

本文定量分析了對(duì)稱規(guī)則采樣和不對(duì)稱規(guī)則采樣SPWM方法引入的延時(shí)；為了減小延時(shí)，介紹了3種改進(jìn)的SPWM方法，并對(duì)它們引入的延時(shí)進(jìn)行了分析。最后，通過DSP和FPGA測(cè)量了這5種方法引入的延時(shí)，實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性。

1 逆變器主電路及自然采樣SPWM

逆變器主電路采用H橋結(jié)構(gòu)，如圖1（a）所示，調(diào)制方式為單極性倍頻式SPWM，自然采樣波形如圖 1（b）所示，載波 c（t）和調(diào)制波 m（t）均為標(biāo)幺值。c（t）由 2個(gè)幅值為1、相位相差 π 的三角波 uc1、uc2組成，設(shè) c（t）周期為 Tc。m（t）的范圍為 -1～1，分別與uc1、uc2相比較產(chǎn)生 2對(duì)互補(bǔ)的開關(guān)信號(hào) ug1、ug2和ug3、ug4，以控制開關(guān)管 VT1、VT2和 VT3、VT4。

圖1 逆變器結(jié)構(gòu)及其自然采樣SPWMFig.1 Inverter topology and its SPWM with natural sampling

H橋輸出電壓為：

以第1個(gè)載波周期為例，由相似三角形的幾何關(guān)系，可得輸出電壓uo（t）在該周期內(nèi)的平均值為：

其中，m（a）和 m（b）分別為 m（t）=uc1（t）時(shí)點(diǎn) a、b 的值，如圖 1（b）所示。

若載波頻率遠(yuǎn)大于調(diào)制波頻率，且調(diào)制波相對(duì)載波變化足夠緩慢，則可認(rèn)為調(diào)制波在1個(gè)載波周期內(nèi)保持不變，根據(jù)平均值模型分析方法可得uo（t）的基波電壓 uo1（t）為：

自然采樣通常采用模擬電路實(shí)現(xiàn)，因此在點(diǎn)a、b處，從開始采樣變量到uo（t）的脈寬發(fā)生變化之間的延時(shí)為零，所以 uo1（t）與 m（t）相比不會(huì)引入延時(shí)。

2 規(guī)則采樣數(shù)字SPWM

采用數(shù)字方法實(shí)現(xiàn)時(shí)，SPWM常采用對(duì)稱規(guī)則采樣和不對(duì)稱規(guī)則采樣。為正確實(shí)現(xiàn)數(shù)字控制，一般采用滯后一拍控制，用當(dāng)前采樣周期計(jì)算的控制量推遲1個(gè)周期去更新調(diào)制波數(shù)據(jù)，而不是立即更新。

2.1 對(duì)稱規(guī)則采樣SPWM

對(duì)稱規(guī)則采樣時(shí)，采樣周期Ts=Tc，載波過零時(shí)開始采樣，并更新調(diào)制波數(shù)據(jù)為上一個(gè)采樣周期計(jì)算所得到的值，如圖2所示。圖中只畫出了載波正半波部分，由于計(jì)數(shù)器時(shí)鐘頻率遠(yuǎn)大于載波頻率，因此可以忽略載波的量化效果。在第k個(gè)載波周期的起始時(shí)刻對(duì)m（t）采樣，控制器按一定的算法對(duì)采樣值進(jìn)行計(jì)算，經(jīng)過采樣計(jì)算時(shí)間tsc后，得到相應(yīng)的調(diào)制波數(shù)據(jù)m（k），但調(diào)制波并沒有直接更新，而是在k+1時(shí)刻更新為m（k）。所以，調(diào)制波數(shù)據(jù)更新相對(duì)于采樣時(shí)刻滯后了Tc。

圖2 對(duì)稱規(guī)則采樣SPWMFig.2 SPWM with symmetrical sampling

在第k+1個(gè)載波周期內(nèi)，調(diào)制波數(shù)據(jù)為m（k），其與載波比較，產(chǎn)生相應(yīng)的脈寬輸出，得到合適的uo1（t），該過程稱為數(shù)字SPWM過程。點(diǎn)a和b采用的比較值都是在k+1時(shí)刻更新的值m（k），相對(duì)于更新時(shí)刻的延時(shí)分別為 0.5m（k）Tc和[1-0.5m（k）]Tc。根據(jù)平均值模型分析方法，可得：

其中，s=jω，函數(shù) uo1（s）和 m（s）分別為函數(shù) uo1（t）和m（t）的拉氏變換。對(duì)于頻率遠(yuǎn)小于載波頻率的信號(hào)，ωTs≈0，則有：

這樣數(shù)字SPWM過程可近似為一個(gè)延時(shí)環(huán)節(jié)，延時(shí)時(shí)間為Tc/2，等同于零階保持過程。

所以，采用對(duì)稱規(guī)則采樣，從開始采樣到輸出相應(yīng)的脈沖寬度，總延時(shí)為3Tc/2，其中采樣計(jì)算引入的延時(shí)為Tc，零階保持引入的延時(shí)為Tc/2，用于采樣和計(jì)算的時(shí)間tsc最大可為Tc。

2.2 不對(duì)稱規(guī)則采樣SPWM

不對(duì)稱規(guī)則采樣時(shí)，采樣周期Ts=Tc/2，在載波的過零點(diǎn)和峰值點(diǎn)開始采樣，并更新調(diào)制波數(shù)據(jù)為上一個(gè)采樣周期計(jì)算所得到的值，如圖3所示。每個(gè)載波周期采樣2次，調(diào)制波更新2次。脈寬數(shù)據(jù)更新時(shí)刻相對(duì)于采樣時(shí)刻滯后Ts。

圖3 不對(duì)稱規(guī)則采樣SPWMFig.3 SPWM with asymmetrical sampling

從k到k+2時(shí)刻間的一個(gè)采樣周期內(nèi)，比較時(shí)刻點(diǎn)a和b采用的比較值分別為k時(shí)刻和k+1時(shí)刻更新的值m（k-1）和m（k），相對(duì)于更新時(shí)刻的延時(shí)分別為 m（k-1）Ts和[1-m（k）]Ts。因?yàn)椴蓸宇l率遠(yuǎn)大于基波頻率，連續(xù)2次采樣點(diǎn)間的調(diào)制波信號(hào)變化很小，所以可近似認(rèn)為一個(gè)采樣周期內(nèi)的2個(gè)采樣值相等。同理，根據(jù)平均值模型分析方法，可得：

這樣數(shù)字SPWM過程也可近似為一個(gè)延時(shí)環(huán)節(jié)，延時(shí)時(shí)間為Ts/2。

因?yàn)門s=Tc/2，所以采用不對(duì)稱規(guī)則采樣，從開始采樣到輸出相應(yīng)的脈沖寬度，總延時(shí)為3Tc/4，其中采樣計(jì)算引入的延時(shí)為Tc/2，零階保持引入的延時(shí)為Tc/4，tsc最大可為 Tc/2。

大功率時(shí)開關(guān)頻率較低，采用規(guī)則采樣時(shí)，采樣和計(jì)算所需要的時(shí)間通常遠(yuǎn)小于1個(gè)采樣周期。減小這段時(shí)間，由采樣計(jì)算和采樣保持引入的延時(shí)均會(huì)減小。因此可以通過2個(gè)途徑來改進(jìn)SPWM方法：在滿足采樣計(jì)算時(shí)間的前提下，讓采樣點(diǎn)更靠近更新點(diǎn)；在1個(gè)載波周期內(nèi)進(jìn)行多次采樣，計(jì)算出新的調(diào)制波數(shù)據(jù)后立即更新。

3 改進(jìn)的SPWM

下面介紹3種改進(jìn)的SPWM法，并對(duì)其引入的延時(shí)進(jìn)行分析。

3.1 改進(jìn)的不對(duì)稱規(guī)則采樣

為了減小延時(shí)，對(duì)不對(duì)稱規(guī)則采樣進(jìn)行改進(jìn)。在滿足采樣計(jì)算時(shí)間的前提下，采樣時(shí)刻不選在載波谷點(diǎn)和頂點(diǎn)處，而是選在更靠近更新點(diǎn)的時(shí)刻。若采樣計(jì)算的最大時(shí)間小于Tc/N，則采樣時(shí)刻可選在更新時(shí)刻以前Tc/N處。如圖4所示，在k時(shí)刻開始采樣計(jì)算，得到相應(yīng)的調(diào)制波數(shù)據(jù)后在下一個(gè)頂點(diǎn)處更新調(diào)制波數(shù)據(jù)，該數(shù)據(jù)在下半個(gè)載波周期內(nèi)保持不變，與載波進(jìn)行比較產(chǎn)生相應(yīng)的脈沖。

圖4 改進(jìn)的不對(duì)稱規(guī)則采樣SPWMFig.4 Improved SPWM with symmetrical sampling

采用改進(jìn)的不對(duì)稱規(guī)則采樣，總延時(shí)td為Tc/N+Tc/4，Tc/N為采樣計(jì)算延時(shí)，Tc/4為零階保持延時(shí)。

這種方法的實(shí)現(xiàn)需要3個(gè)定時(shí)器，采用DSP實(shí)現(xiàn)比較困難?？刹捎肈SP結(jié)合FPGA的方法來實(shí)現(xiàn)。用DSP進(jìn)行控制計(jì)算，用FPGA實(shí)現(xiàn)SPWM，在計(jì)數(shù)到采樣時(shí)刻時(shí)，F(xiàn)PGA產(chǎn)生一個(gè)脈沖，送到DSP，DSP接收到該脈沖后開始采樣計(jì)算，得到相應(yīng)的調(diào)制波數(shù)據(jù)后送FPGA，在下一個(gè)采樣時(shí)刻更新調(diào)制波數(shù)據(jù)。當(dāng)然，只采用FPGA也可以實(shí)現(xiàn)該方法，只是對(duì)控制算法的實(shí)現(xiàn)要求較高，且不夠靈活。

3.2 多次采樣固定更新法

多次采樣固定更新法的采樣計(jì)算與載波不同步，如圖5所示。在一個(gè)載波周期內(nèi)對(duì)變量采集N次，采樣后經(jīng)計(jì)算得到相應(yīng)的調(diào)制波數(shù)據(jù)，并替換上一個(gè)值。在載波谷點(diǎn)和峰值點(diǎn)處更新調(diào)制波數(shù)據(jù)，這樣在更新時(shí)刻得到的值就是最接近更新時(shí)刻所計(jì)算出的值。

圖5 多次采樣固定更新SPWMFig.5 SPWM with multiple sampling and fixed updating

由于采樣計(jì)算和載波不同步，調(diào)制波更新時(shí)刻可能在相應(yīng)采樣周期的調(diào)制波數(shù)據(jù)計(jì)算出來之前，如圖5中第k-1個(gè)采樣周期；可能是之后，如第k+4個(gè)采樣周期。若在計(jì)算出來之后去更新調(diào)制波數(shù)據(jù)，則由采樣計(jì)算引入的延時(shí)就小于1個(gè)采樣周期，最小可近似為零；若在計(jì)算出來之前去更新調(diào)制波數(shù)據(jù)，由采樣計(jì)算引入的延時(shí)就超過1個(gè)采樣周期，最大可近似為2個(gè)采樣周期。

多次采樣固定更新法，總延時(shí)td為Tc/4～2Tc/N+Tc/4，其中由采樣和計(jì)算引入的延時(shí)在0～2Tc/N之間，由零階保持引入的延時(shí)為Tc/4。N越大，引入的延時(shí)越小，對(duì)計(jì)算速度要求越高。

3.3 多次采樣立即更新

立即更新即計(jì)算出調(diào)制波數(shù)據(jù)后立即更新調(diào)制波，通常不采用這種方法的原因有以下2點(diǎn)。

a.采用DSP，雖然可以實(shí)現(xiàn)調(diào)制波數(shù)據(jù)的立即更新，但在1個(gè)載波周期內(nèi)，可能會(huì)出現(xiàn)錯(cuò)誤狀態(tài)。如圖6所示，調(diào)制波更新前，調(diào)制波數(shù)據(jù)大于載波數(shù)據(jù)，更新后小于載波數(shù)據(jù)，因此就不會(huì)出現(xiàn)調(diào)制波數(shù)據(jù)和載波數(shù)據(jù)相等的時(shí)刻。這樣，本來脈沖在這個(gè)時(shí)刻應(yīng)該翻轉(zhuǎn)，由于沒有發(fā)生比較匹配，脈沖就沒有翻轉(zhuǎn)，直到下一次比較匹配時(shí)才翻轉(zhuǎn)，這樣就會(huì)出現(xiàn)脈沖的錯(cuò)誤狀態(tài)。因此采用DSP執(zhí)行數(shù)字控制時(shí)，通常不采用立即更新方式。

圖6 DSP執(zhí)行立即更新時(shí)的錯(cuò)誤狀態(tài)Fig.6 Error status when DSP performs immediate updating

b.立即更新會(huì)產(chǎn)生脈沖競(jìng)爭(zhēng)現(xiàn)象[11]。如圖 7（a）所示，當(dāng)調(diào)制波數(shù)據(jù)與載波數(shù)據(jù)第1次相等時(shí)，PWM波由低變高，然后調(diào)制波數(shù)據(jù)變化到另一個(gè)值，該值小于載波數(shù)據(jù)，PWM波就從高電平變?yōu)榈碗娖?，直到調(diào)制波數(shù)據(jù)再一次大于載波數(shù)據(jù)，PWM波才變?yōu)楦唠娖?。與自然采樣或固定時(shí)刻更新相比，輸出就多出了1個(gè)或多個(gè)窄脈沖，這就是脈沖競(jìng)爭(zhēng)現(xiàn)象。在載波下降時(shí)同樣會(huì)出現(xiàn)這種情況，如圖7（b）所示。脈沖競(jìng)爭(zhēng)現(xiàn)象會(huì)增加額外的電平變化次數(shù)，增加開關(guān)損耗，引入額外的諧波含量。消除競(jìng)爭(zhēng)脈沖的一個(gè)辦法是在數(shù)字比較器的輸出和實(shí)際SPWM輸出之間設(shè)置一個(gè)窄脈沖消除環(huán)節(jié)，凡是寬度小于最大競(jìng)爭(zhēng)脈沖寬度的脈沖都被消除掉。

圖7 脈沖競(jìng)爭(zhēng)現(xiàn)象Fig.7 Pulse competition phenomenon

當(dāng)用FPGA實(shí)現(xiàn)比較功能時(shí)，比較輸出可隨比較值的變化隨時(shí)進(jìn)行翻轉(zhuǎn)，不會(huì)出現(xiàn)DSP執(zhí)行時(shí)的錯(cuò)誤狀態(tài)。而且，采用FPGA也可以比較容易地消除競(jìng)爭(zhēng)脈沖。因此采用FPGA，可在1個(gè)載波周期內(nèi)執(zhí)行多次采樣，并對(duì)調(diào)制波數(shù)據(jù)進(jìn)行立即更新，文獻(xiàn)[15-16]稱之為數(shù)字自然采樣法。

該方法類似于多次采樣固定更新法，只是計(jì)算得到調(diào)制波數(shù)據(jù)后，立即更新調(diào)制波數(shù)據(jù)。如圖8所示，在1個(gè)載波周期內(nèi)對(duì)調(diào)制信號(hào)進(jìn)行N次采樣，采樣周期Ts=Tc/N。每次采樣得到調(diào)制波數(shù)據(jù)后立即更新，用于和載波比較。若在下一次采樣的起始時(shí)刻正好更新調(diào)制波數(shù)據(jù)，則該方法引入的延時(shí)時(shí)間等于3Ts/2，其中包括采樣計(jì)算延時(shí)Ts和零階保持延時(shí)Ts/2。由于采樣計(jì)算所用的時(shí)間并不是一個(gè)固定值，但小于等于Ts，所以該方法的延時(shí)時(shí)間td≤3Tc/（2N）。N越大，延時(shí)越小，對(duì)計(jì)算速度要求越高。

圖8 數(shù)字自然采樣SPWMFig.8 Digital SPWM with natural sampling

4 數(shù)字SPWM方法比較

當(dāng)載波周期Tc一定時(shí)，對(duì)稱規(guī)則采樣（采樣方法1）、不對(duì)稱規(guī)則采樣（采樣方法2）、改進(jìn)不對(duì)稱規(guī)則采樣（采樣方法3）、多次采樣固定更新（采樣方法4）以及多次采樣立即更新（采樣方法5）5種方法的采樣周期Ts、用于采樣計(jì)算的最大時(shí)間tscmax、引入的延時(shí)時(shí)間td如表1所示。

表1 5種SPWM方法參數(shù)比較Tab.1 Comparison of parameters amongfive SPWM methods

不對(duì)稱規(guī)則采樣的采樣周期為Tc/2，引入的延時(shí)為對(duì)稱規(guī)則采樣的一半，該方法實(shí)現(xiàn)簡(jiǎn)單，可直接用DSP實(shí)現(xiàn)，對(duì)DSP的計(jì)算速度要求也不高，適用于對(duì)系統(tǒng)延時(shí)要求不高的場(chǎng)合。該方法目前應(yīng)用較多。

改進(jìn)不對(duì)稱規(guī)則采樣的采樣周期與不對(duì)稱規(guī)則采樣相同，也為Tc/2，但該方法必須保證采樣和計(jì)算的過程在Tc/N內(nèi)完成，提高了對(duì)計(jì)算速度的要求，其引入的延時(shí)隨N的增大而減小。該方法不宜直接用DSP實(shí)現(xiàn)，可用DSP結(jié)合FPGA的方法實(shí)現(xiàn)。

多次采樣固定更新引入的延時(shí)接近于改進(jìn)不對(duì)稱規(guī)則采樣，可采用DSP實(shí)現(xiàn)，但同樣對(duì)計(jì)算速度有較高的要求。

多次采樣立即更新引入的延時(shí)最小，適用于對(duì)延時(shí)要求非常高的場(chǎng)合。該方法不宜采用DSP實(shí)現(xiàn)，可采用DSP結(jié)合FPGA的方法來實(shí)現(xiàn)，除了對(duì)計(jì)算速度要求較高外，還必須對(duì)脈沖競(jìng)爭(zhēng)現(xiàn)象進(jìn)行消除。

5 實(shí)驗(yàn)驗(yàn)證

利用DSP和FPGA，同時(shí)采用5種方法生成H橋變換器的SPWM波形。使用相同的正弦參考信號(hào)和載波信號(hào)，正弦信號(hào)頻率400 Hz，載波頻率8 kHz。采用DSP產(chǎn)生正弦信號(hào)，1個(gè)基波周期內(nèi)采樣1 000點(diǎn)，送到FPGA。在FPGA內(nèi)通過編程，同時(shí)實(shí)現(xiàn)這5種采樣方法。對(duì)于改進(jìn)不對(duì)稱規(guī)則采樣、多次采樣固定更新、多次采樣立即更新，N都取10。各種方法引入的延時(shí)td及相位滯后Δθ如表2所示，其中Δθ=360 tdf。

在FPGA的輸出端口，通過數(shù)據(jù)采集系統(tǒng)得到5種方法的ug1波形，如圖9所示。通過計(jì)算分析，可得每種情況下的基波相位θ如表2所示。可見，各方法間的相位差與理論分析一致。

表2 5種方法的延時(shí)和滯后相位Tab.2 Time delay and lagging phase of five SPWM methods

圖9 ug1脈沖波形Fig.9 Waveforms of ug1pulse

為了更直接地比較各種方法相對(duì)于參考信號(hào)引起的相位滯后，通過FPGA的嵌入式軟件SignalTap，讀取FPGA輸出端口的脈沖信號(hào)，根據(jù)式（1）得到5種情況下的uo波形，然后把它們與參考正弦信號(hào)ur相比較，如圖10所示。通過計(jì)算分析，可得參考信號(hào)與各波形基波的相位差Δθ，如表2所示，存在±0.2°的波動(dòng)，可能是由截?cái)嗪蜕崛胝`差引起。對(duì)稱規(guī)則采樣、不對(duì)稱規(guī)則采樣、改進(jìn)不對(duì)稱規(guī)則采樣的實(shí)測(cè)平均值與理論分析值相比減少約0.2°，這是因?yàn)閰⒖夹盘?hào)是每個(gè)基波周期采樣1000點(diǎn)所得，由式（4）可知該信號(hào)與采樣前相比已滯后0.18°；多次采樣固定更新、多次采樣立即更新的實(shí)測(cè)值也在理論分析的取值范圍內(nèi)。實(shí)驗(yàn)結(jié)果驗(yàn)證了理論分析的正確性。

圖10 uo波形Fig.10 Waveforms of uo

6 結(jié)論

對(duì)稱規(guī)則采樣、不對(duì)稱規(guī)則采樣SPWM容易實(shí)現(xiàn)，但引入延時(shí)較大，在大功率場(chǎng)合開關(guān)頻率較低的情況下，不利于系統(tǒng)控制性能的提高；改進(jìn)的不對(duì)稱規(guī)則采樣、多次采樣固定更新和多次采樣立即更新SPWM引入的延時(shí)較小，但對(duì)處理器的計(jì)算速度要求較高。本文對(duì)這5種方法的延時(shí)進(jìn)行了分析，給出了它們的延時(shí)時(shí)間，為大功率逆變器的設(shè)計(jì)提供了依據(jù)。最后，通過實(shí)驗(yàn)驗(yàn)證了理論分析的正確性。