沈亞丹，何樂(lè)年，葉益迭

（浙江大學(xué) 電氣工程學(xué)院，浙江 杭州 310027）

0 引 言

在許多應(yīng)用場(chǎng)合，如通信系統(tǒng)、旋轉(zhuǎn)機(jī)械、測(cè)震學(xué)等場(chǎng)合，都要求使用具有高精度、快響應(yīng)的頻率檢測(cè)器［1-3］。例如，在通信系統(tǒng)中，無(wú)論是時(shí)鐘信號(hào)頻率同步還是信號(hào)調(diào)制，都要求用到頻率檢測(cè)器。頻率檢測(cè)器通常作為一個(gè)IP核嵌套在SOC系統(tǒng)中，而不是一個(gè)單獨(dú)的芯片。通常來(lái)說(shuō)，頻率檢測(cè)器可以根據(jù)其采用的結(jié)構(gòu)分為兩類:數(shù)字方式檢測(cè)和模擬方式檢測(cè)。

數(shù)字檢測(cè)方式需要一個(gè)精確的時(shí)鐘信號(hào)，研究者利用計(jì)數(shù)器來(lái)實(shí)現(xiàn)對(duì)頻率的檢測(cè)。為了減少成本，研究者希望芯片集成化，不能有外圍器件，這就要求時(shí)鐘信號(hào)由內(nèi)部電路產(chǎn)生。而內(nèi)部時(shí)鐘信號(hào)的產(chǎn)生需要電容和電阻，受工藝變化和工作溫度的影響較大，將引起檢測(cè)精度的下降。此外，傳統(tǒng)的數(shù)字檢測(cè)方式只能檢測(cè)到輸入時(shí)鐘與參考時(shí)鐘的大相位差，因此引入了一個(gè)不可忽視的頻率失調(diào)量［4-5］，許多文獻(xiàn)提出了解決該問(wèn)題的改進(jìn)數(shù)字檢測(cè)方式。例如，可以采用延遲線的時(shí)間數(shù)字轉(zhuǎn)換器，使得在參考電壓頻率不高的情況下也能獲得較高的檢測(cè)精度，但代價(jià)是需要全定制的集成電路設(shè)計(jì)［6］；也可以采用大量的滑移檢測(cè)器，產(chǎn)生一個(gè)精確的數(shù)字頻率檢測(cè)器，但這種方法需要增加延遲時(shí)間［7］。

模擬檢測(cè)方式的頻率失調(diào)量要比數(shù)字檢測(cè)方式小，但它的檢測(cè)速度也較慢。采用模擬檢測(cè)方式的頻率檢測(cè)器首先產(chǎn)生一個(gè)與被檢測(cè)信號(hào)的頻率成比例的電壓，實(shí)現(xiàn)從頻率到電壓的轉(zhuǎn)換。通常有兩種方法實(shí)現(xiàn)這種轉(zhuǎn)換，即間接轉(zhuǎn)換方式和直接轉(zhuǎn)換方式。間接轉(zhuǎn)換方式先將頻率轉(zhuǎn)換成占空比，再轉(zhuǎn)換成電壓［8］，這就需要較長(zhǎng)的轉(zhuǎn)換時(shí)間。直接轉(zhuǎn)換方式不需要將頻率轉(zhuǎn)換成占空比，但要增加一個(gè)額外的電路來(lái)判斷輸出結(jié)果是直流量還是方波信號(hào)，以向下一級(jí)電路提供一個(gè)可直接辨認(rèn)的輸入量［9］。這樣，電路復(fù)雜度和檢測(cè)時(shí)間都會(huì)不可避免地增大。在模擬檢測(cè)方式的頻率檢測(cè)器中，需要用到電阻和電容，受工藝變化和工作溫度影響較大。為了消除這種精度影響，要求增加片外器件，這在SOC中是不可取的。

為了同時(shí)獲得高精度和快速響應(yīng)，本研究提出一個(gè)基于類狀態(tài)機(jī)（RSMC）的改進(jìn)的模擬檢測(cè)方式。RSMC產(chǎn)生一系列信號(hào)控制頻率檢測(cè)器的工作狀態(tài)。該頻率檢測(cè)器的檢測(cè)時(shí)間可以自調(diào)節(jié)，且與輸入信號(hào)頻率有關(guān)。電路中還有一個(gè)頻率編程電路（FPC），用于擴(kuò)展該頻率檢測(cè)器的應(yīng)用范圍。

1 頻率檢測(cè)器結(jié)構(gòu)

本研究設(shè)計(jì)的頻率檢測(cè)器（FD）電路圖如圖1所示，分為3個(gè)部分:頻率編程電路（FPC）、類狀態(tài)機(jī)（RSMC）和中心電路（CORE）。CORE主要由模擬電路和判斷電路構(gòu)成。

SELECT=1，輸入時(shí)鐘信號(hào)CLOCK直接送入后續(xù)模塊進(jìn)行頻率范圍檢測(cè)；SELECT=0，CLOCK信號(hào)經(jīng)過(guò)十分頻后送入后續(xù)電路進(jìn)行檢測(cè)。

圖1 頻率檢測(cè)器的電路框圖

EN置1，模擬電路啟動(dòng)，整個(gè)頻率檢測(cè)電路開始工作。RESET置1，對(duì)電路進(jìn)行初始化，再置0，整個(gè)電路進(jìn)入正常工作。FPC模塊對(duì)輸入時(shí)鐘信號(hào)CLOCK和輸入邏輯信號(hào)SELECT進(jìn)行處理，產(chǎn)生RSMC模塊的輸入時(shí)鐘信號(hào)FIN，F(xiàn)IN的信號(hào)周期為TS。RSMC產(chǎn)生周期性方波信號(hào)S1、S2和S3，用來(lái)控制CORE模塊的工作狀態(tài)，實(shí)現(xiàn)頻率檢測(cè)功能。S1、S2和S3的時(shí)鐘周期相同（TDT=16Ts）。S2控制模擬電路中從輸入信號(hào)的頻率向電容電壓VC1和VC2轉(zhuǎn)換的過(guò)程，電壓VC1和VC2會(huì)在判斷電路中被檢測(cè)；S3信號(hào)控制判斷電路的檢測(cè)結(jié)果輸出到FD_FL、FD_FH和FD_RESET。S1控制模擬電路中的電容C1和C2在下一個(gè)周期來(lái)到前清零，保證每個(gè)周期都能正確檢測(cè)輸入信號(hào)的頻率。

1.1 頻率編程電路（FPC）

FPC的功能如表1所示，當(dāng)SELECT=1時(shí)，F(xiàn)FIN=FCLOCK；當(dāng)SELECT=0時(shí)，F(xiàn)FIN=FCLOCK/10（式中:FFIN—FPC輸出時(shí)鐘信號(hào)FIN的頻率；FCLOCK—輸入時(shí)鐘信號(hào)CLOCK的頻率）。當(dāng)RESET=1時(shí)，F(xiàn)PC內(nèi)的十分頻模塊被復(fù)位。

表1 FPC功能表

1.2 類狀態(tài)機(jī)（RSMC）

類狀態(tài)機(jī)的電路結(jié)構(gòu)如圖2所示，它采用組合邏輯產(chǎn)生CORE模塊的狀態(tài)控制信號(hào)S1、S2和S3。S1、S2和S3與輸入信號(hào)FIN的頻率相關(guān)。信號(hào)FIN、RE?SET、Q1、Q2、Q3、Q4、S1、S2和S3的關(guān)系如圖3所示。

在下一節(jié)中將說(shuō)明，CORE有5個(gè)工作狀態(tài)，分別表示為reset-state、state1、state2、state3和state4。這些狀態(tài)由RESET、S1、S2、S3和S4共同決定。狀態(tài)re?set-state只在RESET=1時(shí)出現(xiàn)，為CORE的初始化狀態(tài)。頻率檢測(cè)器進(jìn)入正常工作后，狀態(tài)state1、state2、state3和state4依次周期性出現(xiàn)。周期為:TDT=16/FFIN；持續(xù)時(shí)間分別為:t1=4/FFIN，t2=11/FFIN，t3=0.5/FFIN和t4=0.5/FFIN。

圖3 類狀態(tài)機(jī)（RSMC）中各信號(hào)時(shí)序圖

1.3 CORE模塊

CORE由模擬電路和判斷電路構(gòu)成，它共有5個(gè)工作狀態(tài)，分別表示為reset-state、state1、state2、state3和state4。這些狀態(tài)由信號(hào)RESET、S1、S2、S3和S4控制，CORE工作狀態(tài)與類狀態(tài)機(jī)信號(hào)的關(guān)系如表2所示。在狀態(tài)restate-state期間，F(xiàn)D_FL、FD_FH和FD_RESET保持0電平，不受輸入時(shí)鐘信號(hào)的影響。在狀態(tài)state1期間，模擬電路中的電容C1和C2會(huì)根據(jù)輸入時(shí)鐘信號(hào)的頻率被充電VC1和VC2。在狀態(tài)state2期間，電容上的電壓維持VC1和VC2不變，同時(shí)判斷電路中的比較器對(duì)這兩個(gè)電壓進(jìn)行檢測(cè)，給出判斷結(jié)果。當(dāng)CORE的狀態(tài)從state2跳變到state3時(shí)，判斷電路的檢測(cè)結(jié)果輸出到FD_FL、FD_FH和FD_RESET；注意這些輸出結(jié)果只在每次狀態(tài)從state2跳變到state3時(shí)才發(fā)生改變，其余時(shí)刻輸出結(jié)果不會(huì)改變。在狀態(tài)state4時(shí)，電容C1和C2上的電荷被放電到地。

表2 CORE工作狀態(tài)與類狀態(tài)機(jī)信號(hào)的關(guān)系

狀態(tài)state1的持續(xù)時(shí)間決定了電容電壓VC1和VC2的值:

模擬電路中的電阻電壓VR為:

VC1和VC2與VR進(jìn)行比較，比較結(jié)果決定了輸出信號(hào) FD_FL、FD_FH 和 FD_RESET。如果VC2＞VR，則FD_FL=1，否則FD_FL=0；如果VC＜VR，則FD_FH=1，否 則 FD_FH=0；如 果 FD_FL=1 或 FD_FH=1，則FD_RESET=1，否則FD_RESET=0。假設(shè)FL為FD_FL從0變?yōu)?時(shí)的低頻檢測(cè)點(diǎn)，F(xiàn)H為FD_FH從0變?yōu)?時(shí)的高頻檢測(cè)點(diǎn)，F(xiàn)L和FH的表達(dá)式為:

RSMC和CORE組合后，功能如表3所示。該設(shè)計(jì)中，筆者設(shè)置FL=2 MHz，F(xiàn)H=7.5 MHz。

表3 CORE和類狀態(tài)機(jī)組合后的功能

1.4 檢測(cè)頻率

為了設(shè)置FL=2 MHz，F(xiàn)H=7.5 MHz，根據(jù)式（3），本研究選擇R=640 kΩ，C1=0.781 pF，C2=0.625 pF，Ib1=0.6 μA，Ib2=3 μA，Ib3=2 μA。

當(dāng)被檢測(cè)信號(hào)的頻率FFIN在FL或FH附近時(shí)，噪聲會(huì)引起檢測(cè)結(jié)果的誤觸發(fā)，使得輸出結(jié)果不停地隨噪聲翻轉(zhuǎn)。應(yīng)用在SOC系統(tǒng)中時(shí)，其他數(shù)字模塊會(huì)引入大量噪聲信號(hào)，引起這種不希望出現(xiàn)的現(xiàn)象，因此本研究需要在比較器中加入磁滯窗口。帶遲滯的比較器電路結(jié)構(gòu)如圖4所示。

圖4 帶遲滯窗口的比較器電路圖

遲滯窗口大小為:

式中:(W/L)1，(W/L)3，(W/L)9—晶體管M1、M3和M9的寬長(zhǎng)比。

通過(guò)選擇合適管子尺寸，本研究將高頻遲滯窗口和低頻遲滯窗口都設(shè)為0.1 MHz。

1.5 檢測(cè)時(shí)間

本研究設(shè)計(jì)的頻率檢測(cè)器對(duì)輸入信號(hào)時(shí)鐘進(jìn)行周期性檢測(cè)，因此檢測(cè)時(shí)間由檢測(cè)周期決定（TDT=16/FFIN），低頻檢測(cè)和高頻檢測(cè)的時(shí)間分別為TL=16/FFL和TH=16/FFH。設(shè)置FL=2 MHz，F(xiàn)H=7.5 MHz，因此TL=8 μs，TH=2.13 μs。

檢測(cè)信號(hào)周期TDT=16/FFIN，顯然頻率檢測(cè)器的檢測(cè)時(shí)間與被檢測(cè)信號(hào)的頻率直接相關(guān)。換一句話說(shuō)，本研究提出的頻率檢測(cè)器的檢測(cè)時(shí)間是自調(diào)整的，檢測(cè)時(shí)鐘信號(hào)所需的時(shí)間隨頻率而變，信號(hào)頻率越高，則檢測(cè)時(shí)間越短。這是數(shù)字檢測(cè)方式所不具備的特性。在采用數(shù)字檢測(cè)方式的頻率檢測(cè)電路中，檢測(cè)時(shí)間是固定的，由參考時(shí)鐘信號(hào)決定。為了保證能夠檢測(cè)出低頻信號(hào)，系統(tǒng)要求檢測(cè)時(shí)間足夠長(zhǎng)。假設(shè)檢測(cè)低頻、高頻信號(hào)需要檢測(cè)時(shí)間分別為8 μs、2.13 μs，那么系統(tǒng)需要保證將檢測(cè)時(shí)間至少設(shè)置在8 μs，以能夠同時(shí)檢測(cè)出高頻信號(hào)和低頻信號(hào)。這樣，對(duì)高頻檢測(cè)來(lái)說(shuō)，就白白多消耗了檢測(cè)時(shí)間。

2 仿真結(jié)果

圖5 頻率檢測(cè)器的版圖實(shí)現(xiàn)（未加pad和ESD）

本研究提出的基于類狀態(tài)機(jī)的檢測(cè)時(shí)間自調(diào)整的頻率檢測(cè)器采用的工藝是SMIC18pf，具有1層poly和4層金屬。最終的版圖如圖5所示，芯片面積為0.071 mm2。由于這只作為SOC系統(tǒng)中的一個(gè)IP核，圖中并未畫出pad和ESD。該頻率檢測(cè)器的性能參數(shù)如表4所示。模擬電源和數(shù)字電源分別為3.3 V和1.8 V。SIMC18pf工藝提供了兩種類型的電容（MIM和PIP）。這兩種電容的工藝變化范圍都很大，分別為-17%～+25%和-23%～+43%。還可以使用晶體管構(gòu)成MOS電容，其工藝變化范圍為-2.5%～+2%，遠(yuǎn)小于MIM電容和PIP電容的變化率。因此該設(shè)計(jì)中的C1、C2選擇了MOS電容，其寬W、長(zhǎng)L、個(gè)數(shù)multiplier如表4所示。

表4 頻率檢測(cè)器參數(shù)特性

仿真結(jié)果如表5所示。從表5可以發(fā)現(xiàn)，后仿真結(jié)果與前仿真結(jié)果基本沒(méi)有差別。

表5 頻率檢測(cè)器仿真結(jié)果

本研究提出的頻率檢測(cè)器與數(shù)字方式頻率檢測(cè)器［10］的比較結(jié)果如表6所示，對(duì)比了檢測(cè)時(shí)間、檢測(cè)頻率偏差、功耗和芯片面積這些重要特性。檢測(cè)頻率偏差代表了檢測(cè)精度，偏差越小則精度越高。從比較結(jié)果來(lái)看，本研究提出的頻率檢測(cè)器檢測(cè)時(shí)間更短，功耗更少，面積更小。但它的檢測(cè)頻率偏差大，這是由于SMIC18pf提供的MOS電容和電阻的工藝變化大。數(shù)字方式頻率檢測(cè)器的檢測(cè)頻率偏差要小得多，但這是在電路提供了一個(gè)精確的參考時(shí)鐘信號(hào)的前提下獲得的，這就要求電路有外圍器件。然而，該設(shè)計(jì)的頻率檢測(cè)電路作為一個(gè)SOC系統(tǒng)的IP核，不希望出現(xiàn)片外器件，因此該方案并不適合本次設(shè)計(jì)。根據(jù)本次文獻(xiàn)調(diào)研發(fā)現(xiàn)，在不采用片外器件的前提下，電阻和電容的工藝偏差對(duì)頻率檢測(cè)精度的影響不可避免，因此本研究的頻率檢測(cè)器的精度受限于設(shè)計(jì)要求。

表6 頻率檢測(cè)器性能比較

3 結(jié)束語(yǔ)

本研究提出了一個(gè)采用改進(jìn)的模擬檢測(cè)方式的頻率檢測(cè)電路。該電路由類狀態(tài)機(jī)控制，工作在不同的工作狀態(tài)下。在沒(méi)有外圍器件的情況下，該電路同時(shí)獲得了良好的精度和快速的響應(yīng)速度，并且檢測(cè)時(shí)間隨輸入信號(hào)的頻率而改變。該頻率檢測(cè)器采用SMIC18pf工藝，具有1層poly和4層金屬，不考慮ESD和pad，整個(gè)芯片面積為0.071 mm2。仿真結(jié)果與設(shè)定的性能參數(shù)一致。低頻檢測(cè)點(diǎn)設(shè)置在頻率FL=2 MHz處，變化范圍為-15%～+20%；高頻檢測(cè)點(diǎn)設(shè)置在頻率FH=7.5 MHz處，變化范圍為-12%～+20%，兩者的檢測(cè)時(shí)間分別為TL=15.53 μs和TH=2.3 μs。3.3 V的模擬供電電源提供能耗59.8 μW；1.8 V的數(shù)字供電電源提供能耗6.4 μW，總功耗為66.2 μW。

致 謝

本設(shè)計(jì)得到了杭州中天微系統(tǒng)有限公司的支持，特在此向該公司的工程師黃凱以及他的同事表示感謝。

（References）:

［1］MARCAL R F M，NEGREIROS M，SUSIN A A，et al.De?tecting faults in rotating machines［J］.Instrumentation&Measurement Magazine，2000，3（4）:24-26.

［2］SARI I，BALKAN T，KULAH H.An energy harvesting MEMS frequency detector［C］//Proceedings of Sensors 2007.Atlanta:［s.n.］，2009:1460-1463.

［3］HILL M T，CANTONI A.An integrated，high frequency，nar?row band，high-resolution synthesizer［J］.Circuits and Systems II，1999，46（9）:1171-1178.

［4］趙紅敏，龔宗躍，孫東昱.時(shí)鐘頻率檢測(cè)器:中國(guó)，CN201210156889.3［P］.2012-05-18.

［5］MESSERSCHMITT D.Frequency detectors for PLL acquisi?tion in timing and carrier recovery［J］.Communications，1979，27（9）:1288-1295.

［6］RAHKONEN T，KOSTAMOVAARA J.Low-power timeto-digital and digital-to-time converters for novel imple?mentations of telecommunication building blocks［C］//Pro?ceedings of Circuits and Systems 1994.London:［s.n.］，1994:141-144.

［7］HILL M.T，CANTONI A.Precise all-digital frequency de?tector for high frequency signals［J］.Communications，2002，48（11）:1937-1944.

［8］姚云龍.開關(guān)電源的占空比檢測(cè)電路及開關(guān)電源頻率檢測(cè)報(bào)告:中國(guó)，CN200820169067.8［P］.2008-12-04.

［9］馬紀(jì)豐.一種頻率檢測(cè)電路:中國(guó)，200610144041.3［P］.2006-11-24.

［10］LEI Xue-mei，WANG Zhi-gong，WANG Ke-ping.Automat?ic frequency detection circuit for first intermediate frequen?cy of DRM/DAB receivers［C］//Proceedings of Antennas，Propagation and EM Theory 2008.Kunming:［s.n.］，2008:1466-1469.