李超，史忠科

西北工業(yè)大學 自動化學院，西安 710129

基于FPGA的S模式應答機設計

李超，史忠科

西北工業(yè)大學 自動化學院，西安 710129

1 引言

S模式應答機是一種所有飛機必須裝備的機載通信設備，用于報告本機信息，保障飛行安全[1]。在通用航空中，飛機主要以目視規(guī)則運行，且飛行機動性大，存在較大隱患。廣播式自動相關監(jiān)視（ADS-B）是以廣播的形式將本機的GPS方位、速度，以及氣壓高度等信息以約每0.5 s一次的頻率發(fā)送給附近的飛機以及地面站，使附近飛機進行避讓的一種防撞方法[2-3]，可以有效保障通用航空的飛行安全，其1090ES數(shù)據(jù)鏈通過對S模式應答機升級就可實現(xiàn)[4]，在數(shù)據(jù)鏈能力以及成本方面均占有優(yōu)勢。

然而，現(xiàn)有的S模式應答機的控制器與收發(fā)電路仍然采用傳統(tǒng)數(shù)字電路來完成對數(shù)字信號的處理[5-6]，這就直接導致其設備龐大，成本過高，不利于在內(nèi)部空間有限的小型通用航空飛機尤其是無人機上使用，在低空空域開放的局勢下，阻礙了通用航空的發(fā)展。現(xiàn)場可編程邏輯門陣列（FPGA）具有并行處理能力強，集成度高，實時性好的特點，非常適合于高速數(shù)字信號處理的應用。針對以上分析，本文設計了一種基于FPGA的通用S模式應答機，僅采用一片小型FPGA，就實現(xiàn)了S模式應答機所需全部功能。

2 系統(tǒng)功能分析

2.1 總線接口設計

為了獲取本機信息，系統(tǒng)需要與ARINC429總線通信來獲取本機高度以及代號，通過RS232總線獲取GPS數(shù)據(jù)[5]。本文采用兩片電平轉換芯片將總線電平轉換為FPGA使用的LVTTL電平，在FPGA中進行本機信息的接收；由于這種技術目前已十分成熟，因此本文概不冗述。

2.2 通信編解碼的實現(xiàn)

應答機的功能就是對詢問信號解碼，自動識別，并以相應格式編碼應答。S模式應答機的通信格式有A、C與S模式，其中A模式為飛機代號詢問，C模式為飛機高度詢問，S模式以S模式數(shù)據(jù)鏈通信，包括飛機代號、高度、速度、在空中/在地面等一系列信息，其通信格式如圖1所示[7]。

圖1 S模式應答機的信號格式

2.3 抗干擾設計

當信號由通信板傳來時，由于空間場干擾、電源干擾及信號通道干擾，造成信號的毛刺，脈沖寬度的變化等，無法直接對其進行解碼，因此必須對信號進行濾波整形。本文在FPGA內(nèi)設計了一種數(shù)字濾波器，用于S模式應答機接收信號的濾波。

3 通信編解碼部分設計

系統(tǒng)需要解碼的信號有A/C模式詢問信號以及S模式詢問信號，如圖1所示，其中P1、P2、P3脈沖均為0.8 μs，而P4脈沖寬度僅在A模式為0.8 μs，A-C/S模式為1.6 μs。系統(tǒng)中編解碼模塊均采用狀態(tài)機的方法實現(xiàn)。濾波后的信號送入解碼模塊后，如果是A/C模式詢問信號，則對A/C編碼模塊發(fā)送信號讓其以PCM編碼應答；如果是A/S、C/S、或S模式詢問信號，則對S模式編碼模塊發(fā)送信號并傳輸數(shù)據(jù)，讓其按相應格式以PPM編碼發(fā)送數(shù)據(jù)應答。

如果正在對一個詢問進行應答時接到另一個詢問信號，解碼模塊會將其延后至應答結束，并等待50 μs后給相應的模塊發(fā)送信號及數(shù)據(jù)，使其應答?；贏DS-B的相關規(guī)定，為避免信號混疊，本文在解碼模塊中設置了一個隨機數(shù)發(fā)生器，使其可每隔500 ms±100 ms產(chǎn)生一個信號，如果空閑，則使S模式調(diào)制模塊廣播本機ADS-B數(shù)據(jù)，如果忙碌，則延后發(fā)送[8]。

編、解碼部分的流程如圖2所示。采用狀態(tài)機的方法來自動識別A模式、C模式和S模式的信號，其中PA3至PA5狀態(tài)、PC3至PC5狀態(tài)、PS3至PS6狀態(tài)分別代表檢測到A模式、C模式和S模式詢問。P0為等待狀態(tài)；當檢測到脈沖上升沿時，進入P1狀態(tài)；如果在0.8 μs后檢測到下降沿，即接收到了完整的P1脈沖，進入P2狀態(tài)，否則若在0.7 μs以內(nèi)檢測到下降沿或超過0.9 μs未發(fā)現(xiàn)下降沿，說明這個高電平信號不是要接收的P1脈沖，返回等待狀態(tài)P0；在P2狀態(tài)時，根據(jù)不同模式P1狀態(tài)與P2脈沖的間距不同，若在1.2 μs后檢測到上升沿，進入PS3狀態(tài)，若在7.2 μs后檢測到上升沿，進入PA3狀態(tài)，若在20.2 μs后檢測到上升沿，則進入PC3狀態(tài)。后面信號流程與之前類似，其輸出結果如圖中所示，其中輸出A/C模式將發(fā)送信號至A/C模式編碼模塊令其以相應模式應答，而輸出S模式將發(fā)送信號至S模式編碼模塊并開始接收數(shù)據(jù)。

圖2 編、解碼部分流程圖

實驗效果如圖3所示，以A模式和S模式為例?？梢钥闯觯到y(tǒng)對詢問信號能以相應格式進行應答，滿足系統(tǒng)要求。

圖3 濾波后詢問信號與應答信號對比圖

4 數(shù)字濾波部分設計

當信號由通信板傳來時，由于空間場干擾、電源干擾及信號通道干擾，造成信號的毛刺、脈沖寬度的變化等，將使編解碼模塊無法正常進行解碼，造成信號的丟失，當干擾較強時這種現(xiàn)象尤為嚴重。圖4為無數(shù)字濾波器時系統(tǒng)對信號的響應。這里對系統(tǒng)發(fā)出一組測試信號，以觀察系統(tǒng)的響應。由于在實驗室中進行實驗，干擾較小，因此譯碼率較高，用濾波器難以提取解碼錯誤片段，因此，這里使用Signal Tap II采集數(shù)據(jù)?？梢钥闯觯瑘D4（a）中4 096～4 608采樣點之間的C/S模式全呼叫詢問因脈沖寬度發(fā)生變化，因此無法成功解碼，導致沒有應答；而圖4（b）中4 608～6 144采樣點之間的A模式全呼叫及C模式全呼叫也因為脈沖寬度變化沒有應答。因此，必須在系統(tǒng)中加入數(shù)字濾波器，否則可能因為對詢問信號無響應而發(fā)生危險。

圖4 無濾波器時解碼錯誤

當FPGA收到由通信板經(jīng)光耦傳來的信號時，所有毛刺干擾經(jīng)過FPGA的I/O管腳之后均會變成脈沖干擾。由于所有送往FPGA的信號均為脈沖信號，如果將其轉為數(shù)字信號并設計FIR濾波器進行濾波，延遲明顯偏大。而使用脈沖寬度濾波方法簡單，占用資源小，延遲小，效果較好。經(jīng)實際測試，干擾脈寬大多較窄，不超過0.1 μs，只有極少數(shù)干擾較寬，最寬也不超過0.3 μs。而由前文可知，所有頭脈沖部分脈沖信號最窄為0.8 μs，詢問信號中只有S模式詢問數(shù)據(jù)為0.25 μs一個碼元；根據(jù)DO-181D以及GB12183[9]的規(guī)定，頭脈沖允許±0.1 μs的誤差。當解碼模塊在檢測到S模式頭脈沖后，開始接收數(shù)據(jù)時，將返還給濾波模塊的en信號置1。當en=0時，將寬度小于0.65 μs的任何信號視為干擾濾掉；en=1時，只將寬度小于0.2 μs的信號視為干擾濾掉。這樣，即使偶爾某些較寬的干擾脈沖出現(xiàn)在數(shù)據(jù)段，導致接收錯誤，也可通過數(shù)據(jù)中包含的奇偶校驗位來發(fā)現(xiàn)。

系統(tǒng)采用了20M的時鐘信號，濾波器以每個時鐘周期0.05 μs對信號進行采樣，將采樣的數(shù)據(jù)依次循環(huán)存儲在15個二進制寄存器中，并使用加法器將其相加。如果其和大于等于12，則輸出高電平，并在結果小于12后使用計數(shù)器保持高電平11個時鐘周期，以復現(xiàn)輸入的波形。當檢波模塊返還的en信號為1時，將采樣的數(shù)據(jù)存儲在另外4個寄存器中，并相加，如果大于等于3，則輸出高電平，并用計數(shù)器保持。為了使兩部分濾波器相配合，則將0.25 μs濾波器數(shù)據(jù)放入一個9位的寄存器的末位，每個時鐘周期將寄存器后一位的值賦予前一位，并將第一位的數(shù)據(jù)作為濾波結果輸出，以達到延后的效果。en=0濾波器的流程圖如圖5所示，其中add1為15位加法器的輸出，cnt1是一個計數(shù)器，每當時鐘上升沿自增1，Z為濾波器輸出。en=1時與其類似，僅加法器與計數(shù)器的位數(shù)不同。

圖5 en=0時濾波器流程圖

濾波效果如圖6所示，其中，圖6（a）為A模式全呼叫詢問信號，圖6（b）為S模式全呼叫詢問信號，圖6（c）和圖6（d）分別為在強干擾下的僅C模式全呼叫詢問信號和S模式全呼叫詢問信號的濾波效果，所有圖均為5 μs/div。由圖可以看出，濾波延遲僅有1 μs左右；經(jīng)過大量實驗數(shù)據(jù)表明，在弱干擾下譯碼率接近100%，強干擾下譯碼率較低，僅有76%左右，預期濾波效果已經(jīng)達到。

圖6 濾波效果圖

5 系統(tǒng)總體測試及對比

5.1 系統(tǒng)資源占用情況

采用了一片Altera的EP2C8T133C8芯片作為系統(tǒng)的主芯片。系統(tǒng)各功能模塊在FPGA上實現(xiàn)后，占用資源情況如表1所示。

表1 主要資源模塊占用情況

從表1中可以看出，整個系統(tǒng)模塊占用內(nèi)部LE 3 071個，約為37%，寄存器（registers）1 078個，約為13%，內(nèi)部存儲單元（memory bits）61 440個，約為37%，滿足選型時出于系統(tǒng)余度考慮的3倍的要求。

5.2 系統(tǒng)實驗結果

使用自制的通信板進行了實驗，使用Tektronix公司的DPO7354示波器對實驗數(shù)據(jù)進行了采集，限于篇幅，僅列出具有代表性的實驗結果，如圖7所示。圖中依次為對A模式、C模式、A/S模式、C/S模式、僅C模式以及S模式詢問的應答，頻道1為接收到的詢問信號，頻道2為所產(chǎn)生的應答，詢問信號后的脈沖為應答信號對示波器探頭所產(chǎn)生的干擾。

圖7 詢問信號與應答信號對比圖

從圖7可以看出，系統(tǒng)設計的濾波器成功地濾掉了干擾，并進行了檢波，做出了相應的應答。對A模式、C模式分別以相應模式的PCM編碼應答；對A/S、C/S模式以S模式全呼叫回答進行應答；對僅C模式成功抑制，不進行應答；對于S模式則以相應數(shù)據(jù)格式進行應答。

表2 系統(tǒng)與傳統(tǒng)應答機的對比

5.3 與傳統(tǒng)應答機的對比

與Rockwell Collins公司2009年的產(chǎn)品TPR-901應答機以及Honeywell公司2005年的產(chǎn)品KT-73應答機在體積、重量兩方面進行對比，如表2所示，可見本文系統(tǒng)比目前最小的應答機小一半以上。由于通信板尚未小型化，系統(tǒng)尚未工程化，給出的數(shù)據(jù)僅為估計值。

6 結束語

本文針對現(xiàn)有S模式應答機體積、重量過大的缺陷，設計了一種基于FPGA的新型S模式應答機。系統(tǒng)由總線接口、通信編解碼及抗干擾設計三部分組成，經(jīng)過測試，三部分均工作穩(wěn)定，能在有干擾的環(huán)境下對詢問信號進行應答。實驗結果表明，該系統(tǒng)的體積和質(zhì)量比傳統(tǒng)S模式應答機小，并且成本更低，有著較好的應用前景。

[1]Spalding D J.Mode S-the future[J].Aviation Surveillance Systems， 2002（1）：1-4.

[2]Boisvert R E，Orlando V A.ADS-MODE S system overview[C]// Proceedings of the Digital Avionics Systems Conference，1993：104-109.

[3]Speealman L，Lee K.Cargo airline association ADS-B data link evaluation and production[C]//Proceedings of the AIAA/IEEE Digital Avionics Systems Conference，1999.

[4]Chung W W，Staab R.A 1090 extended squitter automatic dependent surveillance-broadcast（ADS-B）reception model for air-traffic-management simulations[C]//Proceedings of the AIAA Modeling and Simulation Technologies Conference and Exhibit，2006，8：1-11.

[5]Honeywell.Bendix/King KT 73 data link transponder.System Installation Manual，2005.

[6]Rockwell Collins.Rockwell Collins TPR-901-003/021 transponders.System Installation Manual，2009.

[7]RTCA.DO-181D Minimum operational performance standards for Air Traffic Control Radar Beacon System/Mode Select（ATCRBS/MODE S）airborne equipment[S].Washington，D C，2007.

[8]RTCA.DO-260B Minimum operational performance standards for 1 090 MHz Automatic Dependent Surveillance-Broadcast（ADS-B）[S].Washington，D C，2006.

[9]國家技術監(jiān)督局.GB12183空中交通管制機載應答機通用技術條件[S].北京，1990.

LI Chao,SHI Zhongke

Institute of Automation,Northwestern Polytechnical University,Xi’an 710129,China

Aimed at large volume,heavy weight of the existing mode S transponder,thus it is not applicable to small general aviation aircraft especially small UAVs（Unmanned Aerial Vehicles）,a new mode S transponder of general aviation is designed.The system adopts all-FPGA（Field Programmable Gate Array）design,the state machine is used to approach the realization of encoding and decoding function,a digital filter for the signal is designed by pulse width filtering method.The test results show that the system works stably,response of the interrogation signal is realized,and meets the RTCA DO-181D and DO-260B standards.For the system’s advantages of small volume,light weight,low cost,it is suitable for the general aviation aircraft whose interior space is limited.

mode S transponder;Field Programmable Gate Array（FPGA）;general aviation;state machine;digital filter

針對現(xiàn)有S模式應答機體積、重量過大，不適用于小型通用航空飛機尤其是無人機的現(xiàn)狀，設計了一種用于通用航空的新型S模式應答機。系統(tǒng)采用全FPGA設計，用狀態(tài)機的方法實現(xiàn)編碼、解碼功能，使用脈沖寬度濾波的方法對通訊信號進行了數(shù)字濾波。實驗結果表明：該系統(tǒng)工作穩(wěn)定，實現(xiàn)了對詢問信號的應答，符合RTCA的DO-181D及DO-260B標準；并且具有體積小，重量輕，成本低等特點，適用于內(nèi)部空間有限的各種小型通用航空飛行器。

S模式應答機；現(xiàn)場可編程門陣列（FPGA）；通用航空；狀態(tài)機；數(shù)字濾波

A

TN911.72

10.3778/j.issn.1002-8331.1204-0775

LI Chao,SHI Zhongke.Design of mode S transponder based on FPGA.Computer Engineering and Applications,2013, 49（13）：31-35.

國家自然科學重點基金（No.61143004）。

李超（1986—），男，碩士研究生，主要研究方向為硬件電路設計以及FPGA數(shù)字信號處理。E-mail：limiaosen@sina.com

2012-05-10

2012-08-27

1002-8331（2013）13-0031-05

CNKI出版日期：2012-11-28http://www.cnki.net/kcms/detail/11.2127.TP.20121128.1456.023.html