黃英蘭

(航空計(jì)算技術(shù)研究所，西安 710119)

1 引言

隨著嵌入式實(shí)時(shí)系統(tǒng)的廣泛應(yīng)用，嵌入式系統(tǒng)的重要性和規(guī)模發(fā)生了重要變化。如在航空領(lǐng)域，嵌入式系統(tǒng)從聯(lián)合式發(fā)展到目前高度綜合化、模塊化的航空電子系統(tǒng)，傳統(tǒng)中的子系統(tǒng)被集成到多個(gè)綜合區(qū)中。為了避免整個(gè)系統(tǒng)綜合的不可預(yù)測(cè)性、易出錯(cuò)性，避免系統(tǒng)前期設(shè)計(jì)的一些缺陷，近年來(lái)，美國(guó)SAE 組織為綜合化航空電子系統(tǒng)定義了一組滿足航空電子綜合化設(shè)計(jì)用的建模語(yǔ)言AADL(Architecture Analysis ＆ Design Language)。

AADL 使用軟件構(gòu)件、硬件構(gòu)件和系統(tǒng)構(gòu)件描述系統(tǒng)的結(jié)構(gòu)、使用端口、連接描述系統(tǒng)的連接和通信行為，使用各種屬性來(lái)描述系統(tǒng)的功能和非功能屬性。使用AADL 建立嵌入式實(shí)時(shí)系統(tǒng)模型后，可以對(duì)模型的各種非功能屬性進(jìn)行分析、仿真系統(tǒng)的行為、生成指定目標(biāo)語(yǔ)言的源代碼。使得過(guò)去只能夠在系統(tǒng)實(shí)現(xiàn)后，才能驗(yàn)證的非功能性屬性驗(yàn)證提前到系統(tǒng)設(shè)計(jì)階段，提高了系統(tǒng)設(shè)計(jì)的正確性和可靠性。通過(guò)自動(dòng)代碼生成避免了手工編碼的費(fèi)時(shí)、費(fèi)工和易出錯(cuò)性，最終得到滿足功能和性能要求的系統(tǒng)。

近年來(lái)很多國(guó)內(nèi)外研究機(jī)構(gòu)積極投身于對(duì)AADL 語(yǔ)言的研究，并開發(fā)了多種支持AADL 建模、模型轉(zhuǎn)換、性能分析、模型仿真和自動(dòng)代碼生成的工具。卡內(nèi)基.梅隆大學(xué)下屬的軟件工程學(xué)會(huì)開發(fā)的一套支持使用AADL 進(jìn)行綜合建模、分析的開源工具集OSATE(Open Source AADL Tool Environment)就是其中最具代表性的工具集。

本文重點(diǎn)關(guān)注使用AADL 語(yǔ)言建立的嵌入式實(shí)時(shí)系統(tǒng)模型的可調(diào)度性。首先對(duì)AADL 語(yǔ)言進(jìn)行概述，重點(diǎn)對(duì)可調(diào)度性分析工具可能使用到的屬性進(jìn)行簡(jiǎn)要介紹。然后針對(duì)幾種使用AADL 模型進(jìn)行可調(diào)度性分析的工具進(jìn)行介紹，分析它們的優(yōu)缺點(diǎn)，為使用者選擇合適的分析工具提供依據(jù)。最后對(duì)可調(diào)度性分析工具的發(fā)展提出自己的看法。

2 AADL 語(yǔ)言概述

SAE的AADL是用于設(shè)計(jì)和分析性能關(guān)鍵實(shí)時(shí)系統(tǒng)的軟、硬件結(jié)構(gòu)的一個(gè)文本和圖形語(yǔ)言［1］。這些系統(tǒng)的運(yùn)行依賴于滿足像可靠性、可用性、時(shí)序、響應(yīng)率、吞吐率、安全性這些非功能的系統(tǒng)需求。

AADL 語(yǔ)言使用構(gòu)件來(lái)表示要建模系統(tǒng)中的軟、硬件實(shí)體。它定義了下面一些構(gòu)件:數(shù)據(jù)、子程序、線程、線程組、進(jìn)程、處理器、存儲(chǔ)器、總線、設(shè)備和系統(tǒng)。其中軟件構(gòu)件有:數(shù)據(jù)、子程序、線程、線程組和進(jìn)程構(gòu)件;硬件構(gòu)件，即執(zhí)行平臺(tái)構(gòu)件有:處理器、存儲(chǔ)器、總線和設(shè)備構(gòu)件。AADL 語(yǔ)言使用端口、連接來(lái)描述構(gòu)件間的功能接口。端口有數(shù)據(jù)端口、事件端口、事件數(shù)據(jù)端口。使用綁定來(lái)描述軟件構(gòu)件到硬件構(gòu)件的映射。使用模式和模式轉(zhuǎn)換來(lái)描述運(yùn)行系統(tǒng)的動(dòng)態(tài)行為。AADL 語(yǔ)言還支持使用附件庫(kù)和附件子句對(duì)核心語(yǔ)言進(jìn)行擴(kuò)展。例如，通過(guò)添加錯(cuò)誤模型附件來(lái)支持對(duì)模型進(jìn)行可靠性分析，通過(guò)使用屬性來(lái)描述構(gòu)件的性能指標(biāo)。

對(duì)AADL 模型進(jìn)行可調(diào)度性分析可能使用到的屬性有:

·Activate_Deadline:指定允許的執(zhí)行線程活動(dòng)的最大時(shí)間;

·Activate_Execution_Time:指定了在沒有運(yùn)行錯(cuò)誤出現(xiàn)的情況下，線程執(zhí)行它的活動(dòng)序列所需的最小和最大執(zhí)行時(shí)間;

·Actual_Processor_Binding:指定了線程所綁定的處理器;

·Allowed_Period:指定了允許綁定到某個(gè)處理器上周期任務(wù)的周期集合;

·Allowed_Processor_Binding:指定了線程允許綁定的處理器;

·Clock_Period:指定了處理器或系統(tǒng)的兩個(gè)時(shí)鐘中斷之間的時(shí)間值;

·Clock_Period_Range:指定了Clock_Period 最大和最小值;

·Compute_Deadline:指定了執(zhí)行一個(gè)線程計(jì)算序列的最大時(shí)間;

·Compute_Execution_Time:指定了在一個(gè)線程派發(fā)后和在下一次派發(fā)前一個(gè)線程執(zhí)行的時(shí)間范圍;

·Deadline:指定了一個(gè)線程派發(fā)的時(shí)間和線程開始等待另一次派發(fā)的時(shí)間之間的最大時(shí)間;

·Dispatch_Protocol:指定了一個(gè)線程的派發(fā)行為;

·Period:當(dāng)線程的調(diào)度協(xié)議為周期或零散的協(xié)議時(shí)，指定了兩次派發(fā)之間的時(shí)間間隔;

·Scheduling_Protocol:指定了處理器的線程調(diào)度器使用的調(diào)度協(xié)議。

對(duì)AADL 模型進(jìn)行可調(diào)度性分析將可能使用到上述的屬性。在使用時(shí)，可以參考文獻(xiàn)［1］來(lái)詳細(xì)了解屬性的含義、適用的構(gòu)件類型。本文所分析的可調(diào)度性分析工具有Scheduling、VERSA、aadl2sync、Cheddar 工具。

3 Scheduling

Scheduling是集成到 OSATE (Open Source AADL Tool Environment)工具集中的可調(diào)度性分析工具。OSATE是由軟件工程學(xué)會(huì)為AADL 開發(fā)的基于Eclipse的集成開發(fā)環(huán)境［2］。集成在該環(huán)境下的可調(diào)度性分析插件以AADL 描述的一個(gè)系統(tǒng)實(shí)例為輸入進(jìn)行可調(diào)度性分析，只支持最早截止期優(yōu)先(EDF)、速率單調(diào)算法(RMS)的分析，目前它還只是一個(gè)示例性的插件，功能還較為簡(jiǎn)單。

用戶可以通過(guò)點(diǎn)擊Analyses－ ＞Scheduling－ ＞Bind and schedule threads 菜單來(lái)啟動(dòng)綁定和調(diào)度線程插件，此插件嘗試在系統(tǒng)實(shí)例中綁定線程實(shí)例到處理器實(shí)例，以線程的Period、Deadline、Clock_Period、Scheduling_Protocol 和allowed_processor_binding屬性為輸入。如果線程可以在該處理器中調(diào)度，此插件報(bào)告線程和處理器的綁定，并返回處理器的利用率。由于需要使用獨(dú)立于處理器的計(jì)算執(zhí)行時(shí)間，因此該插件將線程的執(zhí)行時(shí)間轉(zhuǎn)換為時(shí)鐘周期個(gè)數(shù)。該插件實(shí)現(xiàn)了EDF 和RMS 調(diào)度協(xié)議。如果沒有指定協(xié)議，則默認(rèn)是EDF。例如，針對(duì)兩個(gè)線程綁定到一個(gè)處理器上的例子，該例子的AADL 文本表示如下，分析結(jié)果如圖1 所示。

圖1 OSATE 中集成的可調(diào)度性分析工具分析結(jié)果圖

目前該插件也只是一個(gè)示例性的插件，軟件工程學(xué)會(huì)計(jì)劃下一步擴(kuò)充該插件的功能，使得該插件支持更多的調(diào)度算法，支持對(duì)模型的不同模式進(jìn)行可調(diào)度性分析。并且該插件可以與已有的調(diào)度性分析工具連接，將AADL 模型生成已有模型識(shí)別的模型表示，例如，可以生成一個(gè)針對(duì)TimeWiz的時(shí)序模型(TimeWiz是一個(gè)商用調(diào)度性分析執(zhí)行跟蹤分析工具)，調(diào)用該工具，分析結(jié)果顯示在該工具中，但將結(jié)果狀態(tài)映射回AADL 環(huán)境中。

4 VERSA

VERSA(Verification Execution and Rewrite System for ACSR)是賓夕法尼亞大學(xué)開發(fā)的使用ACSR(Algebra of Communicating Shared Resources)來(lái)進(jìn)行資源有限的實(shí)時(shí)系統(tǒng)的自動(dòng)分析工具［3］。ACSR 能夠?qū)γ舾匈Y源進(jìn)行描述，還能夠?qū)ο到y(tǒng)的時(shí)序限制進(jìn)行描述。ACSR 還包括資源、時(shí)序和優(yōu)先級(jí)的精確概念。

VERSA 使用ACSR 來(lái)構(gòu)造和分析系統(tǒng)，它具有下列特征:

·支持ACSR的完全語(yǔ)法和語(yǔ)義;

·支持過(guò)程表示的語(yǔ)法和語(yǔ)義檢查;

·支持對(duì)過(guò)程的等值檢測(cè);

·支持與ACSR 過(guò)程對(duì)應(yīng)的系統(tǒng)交互執(zhí)行。

VERSA 對(duì)ACSR時(shí)序?qū)傩缘姆治霭▽?duì)任意任務(wù)模型的可調(diào)度性分析，如多處理器和資源、任務(wù)依賴。VERSA 實(shí)現(xiàn)了:①ACSR的語(yǔ)義;②狀態(tài)空間的探測(cè)，死鎖的檢測(cè);③診斷結(jié)果是失敗場(chǎng)景。對(duì)時(shí)序和資源分析包括將資源沖突視為死鎖，允許編輯任務(wù)模型、調(diào)度策略、內(nèi)部任務(wù)的依賴。

目前賓夕法尼亞大學(xué)研究利用VERSA的功能來(lái)分析AADL 模型的可調(diào)度性，并開發(fā)了VERSA 插件集成到OSATE 平臺(tái)中。該插件的示意圖如圖2 所示。該插件首先將AADL 模型轉(zhuǎn)換為ACSR 模型，然后利用VERSA 已有的功能進(jìn)行AADL 線程的可調(diào)度性分析，并將分析結(jié)果返回到OSATE 平臺(tái)中。在AADL 模型轉(zhuǎn)換到ACSR 模型時(shí)，將基于線程的語(yǔ)義自動(dòng)機(jī)線程建模為ACSR 進(jìn)程;處理器和訪問鏈接建模為資源;事件和數(shù)據(jù)連接建模為通信通道。

圖2 OSATE 中集成的VERSA 插件示意圖

此插件實(shí)現(xiàn)了將AADL 模型轉(zhuǎn)換、可調(diào)度性分析、結(jié)果顯示的功能，使得用戶可以不用切換工具環(huán)境即可進(jìn)行從建模到分析的工作。但是沒有證明兩種模型的等價(jià)性。

5 aadl2sync

aadl2sync 工具集支持對(duì)AADL 模型進(jìn)行仿真和形式化驗(yàn)證［4］，它能夠仿真模型的調(diào)度方法，目前的版本支持仿真速率單調(diào)調(diào)度方法。給定AADL模型和構(gòu)件實(shí)現(xiàn)，aadl2sync 支持執(zhí)行自動(dòng)仿真和形式化驗(yàn)證。這是通過(guò)轉(zhuǎn)換AADL 模型為L(zhǎng)ustre 編程語(yǔ)言來(lái)實(shí)現(xiàn)的，利用仿真和形式化驗(yàn)證工具鏈，來(lái)執(zhí)行仿真驗(yàn)證。此工具鏈允許設(shè)計(jì)者在機(jī)器代碼生成和開發(fā)階段的早期就關(guān)注于功能屬性。該轉(zhuǎn)換的主要困難是建模不確定和將異步AADL 描述為一個(gè)同步語(yǔ)言。為了達(dá)到此目的，aadl2sync 使用基于零散活動(dòng)條件、輸入條件和類同步時(shí)鐘的技術(shù)。

在轉(zhuǎn)換時(shí)，AADL 模型與Lustre 節(jié)點(diǎn)的對(duì)應(yīng)關(guān)系如下:

·AADL 系統(tǒng)構(gòu)件:轉(zhuǎn)換為L(zhǎng)ustre的一個(gè)高級(jí)節(jié)點(diǎn)，系統(tǒng)的每個(gè)輸入端口映射為L(zhǎng)ustre 節(jié)點(diǎn)的一個(gè)輸入。系統(tǒng)實(shí)現(xiàn)中的每個(gè)子構(gòu)件映射為一個(gè)Lustre節(jié)點(diǎn);

·硬件構(gòu)件:設(shè)備構(gòu)件用于AADL 模型與外部環(huán)境進(jìn)行連接，因此設(shè)備的輸入作為系統(tǒng)輸出，設(shè)備的輸出作為系統(tǒng)輸入。處理器是用于執(zhí)行和調(diào)度進(jìn)程的硬件和軟件的一個(gè)抽象。Clock_period 屬性聲明處理器內(nèi)部的時(shí)鐘頻率，在轉(zhuǎn)換時(shí)用于建模處理器時(shí)鐘之間的關(guān)系。在系統(tǒng)包含幾個(gè)處理器時(shí)，使用Clock_period 來(lái)生成類同步時(shí)鐘;

·內(nèi)存構(gòu)件:轉(zhuǎn)換時(shí)用于指定其他構(gòu)件可以使用的內(nèi)存類別和大小;

·總線構(gòu)件:轉(zhuǎn)換時(shí)將它視為通常的連接來(lái)看;

·進(jìn)程構(gòu)件:轉(zhuǎn)換時(shí)作為調(diào)度和執(zhí)行線程的一個(gè)抽象軟件;

·線程構(gòu)件:轉(zhuǎn)換時(shí)作為調(diào)度和執(zhí)行線程的一個(gè)抽象軟件;

·數(shù)據(jù)構(gòu)件:轉(zhuǎn)換時(shí)作為L(zhǎng)ustre 類型，而不是Lustre 節(jié)點(diǎn)。

目前aadl2sync 對(duì)有些AADL 模型概念還不支持，例如包含輸入和輸出的端口組、作為系統(tǒng)子構(gòu)件的系統(tǒng)、線程組、模式、零散、非周期和后臺(tái)線程、執(zhí)行故障處理的線程等概念。aadl2sync 對(duì)AADL 支持的詳細(xì)介紹可以參考文獻(xiàn)［4］。

aadl2sysnc是獨(dú)立可執(zhí)行的工具。Aadl2sync 并不以aadl 文件作為輸入，而是以aadl 文件對(duì)應(yīng)的aaxl 文件作為輸入。此aaxl 文件可以通過(guò)使用OSATE 工具集中的插件來(lái)獲得。啟動(dòng)aadl2sysc 工具來(lái)處理某個(gè)aaxl 模型文件，將編譯生成6個(gè)文件:

文件名.lus:包含高層次的Lustre 節(jié)點(diǎn)文件，可分別用于仿真和形式化驗(yàn)證;

文件名_nodes.lus:包含模型中所有AADL 構(gòu)件的Lustre 表示;

文件名_scheduler.lus:包含在翻譯時(shí)引入的驅(qū)動(dòng)所有計(jì)算的調(diào)度器;

fillme_文件名_nodes.lus:包含與aadl 模型葉節(jié)點(diǎn)對(duì)應(yīng)的節(jié)點(diǎn)接口。需要提供這些節(jié)點(diǎn)的實(shí)體;

fillme_文件名_const.lus:包含各種需要定義的常量，例如構(gòu)件初始值;

fillme_文件名_types.lus:包含數(shù)據(jù)類型構(gòu)件的Lustre 類型定義。

該轉(zhuǎn)換目前還沒有做到自動(dòng)化。后面的3個(gè)以前綴fillme 開頭的文件需要填充，填充完成后要將前綴刪除進(jìn)行重命名。作為任何一個(gè)xml 文檔，aaxl文件應(yīng)該在文件頭定義URI 用來(lái)查找它們滿足的xml schema，但是由OSATE 生成的aaxl 文件定義了一個(gè)錯(cuò)誤的URI(http://AADL/)。為了逆轉(zhuǎn)這個(gè)問題，aadl2sync 拷貝了那些schema 文件到/tmp/aadl－schema/路徑。因此，只需要修改aaxl 文件使得它指向該路徑即可。

aadl2sync 工具集只能夠以后綴為aaxl的AADL模型文件為輸入進(jìn)行仿真，它不具有建模功能，也不具有證明兩種模型等價(jià)性的功能，而且目前還有一些AADL 模型概念不支持。

6 Cheddar

Cheddar 由布雷斯特大學(xué)開發(fā)，是一個(gè)免費(fèi)的實(shí)時(shí)調(diào)度框架［5］。它是由Ada 語(yǔ)言實(shí)現(xiàn)的框架，能夠檢查一個(gè)實(shí)時(shí)應(yīng)用是否滿足它的時(shí)間限制。在Cheddar 中，一個(gè)應(yīng)用由處理器、任務(wù)、緩存、共享資源和消息的集合組成［6］。Cheddar為單處理器、多處理器和分布式系統(tǒng)提供了方便的時(shí)間可行性分析。它也提供了一個(gè)方便的仿真機(jī)制，允許設(shè)計(jì)者描述和運(yùn)行特定系統(tǒng)的仿真。該框架是開放的，并且便于與CASE(計(jì)算機(jī)輔助軟件工程)工具，例如編輯器、設(shè)計(jì)工具、仿真器等工具連接。

開發(fā)Cheddar 主要為了三個(gè)目的:

(1)提供一個(gè)實(shí)現(xiàn)大多數(shù)傳統(tǒng)實(shí)時(shí)調(diào)度原理方法的工具。可行性測(cè)試可應(yīng)用于單處理器和分布式系統(tǒng)的常用調(diào)度方法，如最早截止期優(yōu)先、截止期單調(diào)、最早松弛度優(yōu)先和POSIX 調(diào)度器的SCHED_FIFO、SCHED_RR、SCHED_OTHERS 隊(duì)列策略?？尚行詼y(cè)試也關(guān)注于任務(wù)間共享緩存或任務(wù)搶占系統(tǒng)。人們可以通過(guò)Cheddar 來(lái)研究實(shí)時(shí)調(diào)度原理的基礎(chǔ);

(2)提供一個(gè)開放的、輕便的和易使用的工具。對(duì)于那些對(duì)實(shí)時(shí)調(diào)度原理沒有概念的人該工具也很方便使用。因?yàn)殚_放性，該工具容易與其它工具，如仿真器、CASE 工具、監(jiān)控服務(wù)器等連接。該工具的輸入和所有輸出都是XML 格式的。為了輕便性和可維護(hù)性，使用Ada 語(yǔ)言來(lái)實(shí)現(xiàn)該框架;

(3)提供一個(gè)靈活的擴(kuò)展。可行性測(cè)試僅僅支持幾個(gè)已知的調(diào)度方法，而Cheddar 仿真器可以靈活的仿真具有特定時(shí)序行為的系統(tǒng)。用戶可以使用類Ada的仿真語(yǔ)言來(lái)擴(kuò)展該工具，使用該語(yǔ)言描述的用戶擴(kuò)展并不被編譯，而是在仿真時(shí)由工具進(jìn)行解釋。這使得設(shè)計(jì)者在不是很深入了解工具設(shè)計(jì)和Ada 語(yǔ)言的基礎(chǔ)上也可以快速的編寫和測(cè)試新的調(diào)度特征。

Cheddar 提供了工具來(lái)檢查AADL 線程是否在執(zhí)行時(shí)滿足它們的截止期［7］。它可以將AADL 描述轉(zhuǎn)換為Ada 描述來(lái)執(zhí)行可調(diào)度性分析。大部分Cheddar的可調(diào)度分析服務(wù)可以直接應(yīng)用于AADL描述。然而，為了支持其它一些實(shí)時(shí)調(diào)度分析算法，需要添加一些額外的AADL 屬性。

在Cheddar 中，一個(gè)應(yīng)用由處理器、緩存、共享資源、消息和任務(wù)的集合組成。對(duì)這些任務(wù)集合，在Cheddar 中可以執(zhí)行可調(diào)度性仿真和可行性分析。調(diào)度仿真結(jié)果由任務(wù)分配的處理器的時(shí)間單位組成，如果任務(wù)滿足它們的截止期，Cheddar 繼續(xù)執(zhí)行計(jì)算。圖3 給出了一個(gè)使用Cheddar 進(jìn)行可調(diào)度性仿真分析的例子，在該例子中有3個(gè)周期任務(wù)(T1、T2 和T3)，周期分別為10、20、35，執(zhí)行時(shí)間分別為3、8、7，截止期為10、20、35，這三個(gè)周期任務(wù)運(yùn)行在同一處理器上，使用速率單調(diào)調(diào)度(RATE_MONOTONIC_PROTOCOL)方法。在窗口的上部，顯示了調(diào)度仿真結(jié)果。這些任務(wù)以可搶占的單調(diào)速率方法可調(diào)度。

圖3 Cheddar 調(diào)度仿真結(jié)果示例

在可調(diào)度性分析后，可以抽取出最好、最壞、平均情況下的響應(yīng)時(shí)間，阻塞時(shí)間、搶占次數(shù)、上下文轉(zhuǎn)換次數(shù)、端對(duì)端消息通信延遲等。給定一個(gè)任務(wù)集合，如果難以執(zhí)行調(diào)度仿真，Cheddar 將使用可行性測(cè)試代替仿真給出可行性測(cè)試結(jié)果。目前cheddar 提供3種可行性測(cè)試:基于處理器利用率的測(cè)試、任務(wù)響應(yīng)時(shí)間滿足任務(wù)截止期測(cè)試、緩存利用率測(cè)試。詳細(xì)的使用方法可參考文獻(xiàn)［6］。

Cheddar 支持以AADL 模型為輸入，進(jìn)行可調(diào)度性分析和仿真，并且支持定制特定調(diào)度方法的分析和仿真，界面簡(jiǎn)單、易學(xué)易用，但是不支持建模，也不能夠直接與建模工具集成。

7 結(jié)束語(yǔ)

從對(duì)上述工具的研究來(lái)看，目前針對(duì)AADL 模型進(jìn)行可調(diào)度性分析主要有兩種方式。第一種方式是直接設(shè)計(jì)實(shí)現(xiàn)針對(duì)AADL 模型的可調(diào)度性分析工具，如OSATE 工具集中的Scheduling;第二種方式是將AADL 模型轉(zhuǎn)換為其它模型，利用針對(duì)其它模型的可調(diào)度性工具進(jìn)行可調(diào)度性分析，這種方式要考慮兩種建模語(yǔ)言的差異，轉(zhuǎn)換后模型的一致性問題，如VERSA、aadl2sync、Cheddar。對(duì)AADL 模型進(jìn)行可調(diào)度性分析使用的方法有兩種:第一種是根據(jù)模型所采用的調(diào)度方法進(jìn)行靜態(tài)分析，給出是否可調(diào)度的結(jié)論，如OSATE 中的Scheduling、VERSA;第二種是采用仿真的方法給出是否可調(diào)度結(jié)論，如aadl2sync。而Chedda 既可以采用分析，也可以采用仿真方法對(duì)模型的時(shí)序進(jìn)行分析，并且Chedda 提供了方便、靈活的機(jī)制，允許使用者根據(jù)需要來(lái)對(duì)一種新的調(diào)度方法進(jìn)行可調(diào)度性分析和仿真。

雖然目前針對(duì)AADL 模型的可調(diào)度性分析工具多種多樣，但是集AADL 建模與分析為一體的建模工具卻不是很多，目前只有OSATE、STOOD 具有此功能。其它分析工具都不具有AADL 建模功能，只能以AADL 模型為輸入，進(jìn)行分析。而且大多數(shù)分析工具也只是針對(duì)一些常用的調(diào)度方法進(jìn)行分析。

為了方便使用，后續(xù)需要繼續(xù)研究各種工具的集成問題，以及針對(duì)近年來(lái)關(guān)注較多的調(diào)度方法，如層次調(diào)度方法的研究。

［1］Peter Feiler.Architecture Analysis ＆ Design Language(AADL)［S］.Carnegie Mellon University:SAE Aerospace，2004.

［2］Software Engineering Institute ，Open Source AADL Tool Environment (OSATE)Online Help［R］.Carnegie Mellon University :Software Engineering Institute，2006.

［3］Duncan Clarke，VERSA:Verification，Execution and Rewrite System for ACSR［R］.Technical Report of University of Pennsylvania，1995.

［4］Erwan Jahier，Louis Mandel，Nicolas Halbwachs，and Pascal Raymond.The AADL2sync User Guide［R］.Unite Mixte de Recherche CNRS，2008，http://www－ verimag.imag.fr/DIST－TOOLS/SYNCHRONE/aadl2sync/aadl2sync－man.pdf.

［5］Frank Singhoff，Jér?me Legrand，Laurent Nana，Lionel Marcé，Cheddar 1.3 user＇s guide［R］.EA 2215 Team，2006，http://beru.univ－ brest.fr/～singhoff/cheddar/ug/cheddar－r1.pdf.

［6］F Singhoff，J Legrand，L Nana，L Marc＇e.Cheddar:a Flexible Real Time Scheduling Framework［C］.Proceedings of the ACM SIGADA International conference Proceedings，Atlanta，Georgia，USA，2004.

［7］F Singhoff，J Legrand，L Nana，L Marc'e.Scheduling and Memory requirements analysis with AADL［C］.Proceedings of the ACM SIGADA International conference Proceedings，Atlanta，Georgia，USA，2005.