陳富吉，王 沛，呂航偉

（西安飛行自動(dòng)控制研究所，陜西 西安710065）

在加速度計(jì)系統(tǒng)中，對(duì)基準(zhǔn)源的要求越來(lái)越高，基準(zhǔn)電壓直接影響加速度計(jì)的精度，同時(shí)為了滿足大量程的系統(tǒng)需求，要求輸入電源電壓高達(dá)十幾伏。有文獻(xiàn)［1－2］提出了一些帶隙基準(zhǔn)電路的改進(jìn)方法，主要都是針對(duì)低壓電路的完善，高階補(bǔ)償方法要么精度不夠，要么精度高但補(bǔ)償控制電流復(fù)雜，不易實(shí)現(xiàn)。本文提出了一種在DMOS工藝下實(shí)現(xiàn)的寬電源電壓二次補(bǔ)償帶隙基準(zhǔn)電路，該電壓基準(zhǔn)可工作于2.5～30 V的電源電壓，采用二次溫度補(bǔ)償?shù)姆椒?，大大地降低了基?zhǔn)電壓的溫度系數(shù)，在－40℃～125℃范圍內(nèi)，電壓基準(zhǔn)的變化僅為1 mV。

1 二次補(bǔ)償原理

三極管的基極－發(fā)射極電壓UBE與溫度的關(guān)系可表示為［3］：

式中，η是一個(gè)與工藝有關(guān)的常量；m的值取決于三極管的電流，當(dāng)為PTAT電流時(shí)，m＝1。傳統(tǒng)的帶隙基準(zhǔn)電路采用UREF＝UBE＋KUT的模式，僅進(jìn)行一階線性補(bǔ)償，在整個(gè)溫度范圍內(nèi)只能使其中一個(gè)溫度點(diǎn)的溫度系數(shù)為0，離零溫度系數(shù)點(diǎn)越遠(yuǎn)，溫度系數(shù)的變化越大。如果在非零溫度點(diǎn)可以額外引入相反溫度系數(shù)的補(bǔ)償電流，則可以對(duì)帶隙基準(zhǔn)電壓的溫度曲線的曲率進(jìn)行一定的校正，從而修正UBE的溫度曲線，基準(zhǔn)電壓得到較好的溫度特性。

2 寬電源電壓二次補(bǔ)償基準(zhǔn)電路

電路圖如圖1所示，其中 Q1、Q2、R2、R3構(gòu)成環(huán)路，產(chǎn)生ΔUBE，得到R3和R2上的電流為：

從式（2）看出，IR3是正溫度系數(shù)電流，由式（1）得到：

只考慮R2～R4和Q3支路，UREF可以表示為：

根據(jù)式（2）、（3）、（4），選擇合適的R2、R3、R4可以消除一階項(xiàng)，得到一階溫度補(bǔ)償?shù)幕鶞?zhǔn)電壓：從式（5）可以看出，由于η＞1，當(dāng)T＜T0時(shí)，UREF是正溫度系數(shù)；當(dāng)T＞T0時(shí)，UREF是負(fù)溫度系數(shù)。

實(shí)際上Q3的支路上還包括Q2基極電流IB，雖然Q2的基極電流不大，但是R4的值比較大，因此IBR4對(duì)UREF也產(chǎn)生影響，因此可以得到帶隙基準(zhǔn)電壓表示為：

由于IBR4是負(fù)溫度系數(shù)電壓，在T＜T0時(shí)，UREF的正溫度系數(shù)電壓得到二次補(bǔ)償，從而整個(gè)溫度范圍基準(zhǔn)電壓的溫度系數(shù)減小。

該基準(zhǔn)電壓電路的一個(gè)特點(diǎn)是對(duì)偏置電流的精度要求不高，只要偏置電流足夠大即可。對(duì)于圖2的電路，僅M5～M15需要采用耐高壓的DMOS，其它采用普通CMOS，兼顧了高壓、精度的要求。

圖1 二次補(bǔ)償帶隙基準(zhǔn)電壓電路圖

3 電路仿真

圖2 UREF的溫度特性

圖3 UREF的電源抑制比波形

帶隙基準(zhǔn)電路基于0.6μm DMOS模型進(jìn)行設(shè)計(jì)，經(jīng)過(guò)Hspice仿真驗(yàn)證，圖2和圖3是3 0 V電源電壓時(shí)基準(zhǔn)電路特性曲線，從圖中可以看出UREF＝1.262 V，在－40℃～125℃范圍內(nèi)，輸出電壓僅變化1 mV，溫度系數(shù)約為4.8×10－6/℃，電源抑制比達(dá)到116 dB。當(dāng)電源電壓從2.5 V變化到30 V 時(shí)，UREF變化0.02 mV，電壓調(diào)整率約為0.7×10－6V/V。

4 結(jié) 論

本文設(shè)計(jì)了一種可用于大量程加速度計(jì)的二次補(bǔ)償帶隙基準(zhǔn)電路，無(wú)需附加電流，利用晶體管的基極電流同時(shí)實(shí)現(xiàn)了二次補(bǔ)償和較小溫度系數(shù)的帶隙基準(zhǔn)電壓。經(jīng)過(guò)仿真表明，電路在2.5～30 V的電壓下可以正常工作，電壓調(diào)整率為0.7×10－6V/V，在－40℃～125℃的溫度范圍內(nèi)，溫度系數(shù)約為4.8×10－6/℃。

［1］ 張萬(wàn)東，陳 宏，王一鵬，于 奇，寧 寧，王向展.高電源抑制比和高階曲率補(bǔ)償帶隙電壓基準(zhǔn)源［J］.微電子學(xué)，2011，41（1）：57－60.

［2］ HUANG Hong－yi.Piecewise linear curvature－compensated CMOS bandgap reference［C］.IEEE Int Conf Elec，Circ and Syst.St.Julien s，Malta.2008：308－311.

［3］ TsividisY P.Accurate analyses of temperature effects in Ic－VBEcharacteristics with application to bandgap reference sources［J］.IEEE J Solid－State Circuits，1980，15（6）：1076－1084.