王瑩

為簡化和加速復雜IC的開發(fā)，Cadence設計系統(tǒng)公司不久前推出Tempus時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片（SoC）開發(fā)者加速時序收斂，將芯片設計快速轉(zhuǎn)化為可制造的產(chǎn)品。

目前，花費在時序收斂與簽收上的時間接近整個設計實現(xiàn)流程時間的40%。Tempus的先進功能能夠處理包含了數(shù)億單元實例的設計?？蛻舫醪绞褂媒Y(jié)果顯示，Tempus能在數(shù)天時間內(nèi)即在一個設計上實現(xiàn)時序收斂，而傳統(tǒng)的流程在同一設計上可能要耗費數(shù)周的時間。

時序收斂趨勢

Cadence芯片實現(xiàn)之簽收與驗證部副總裁Anirudh Devgan稱，時序簽收市場在過去的十年中一直止步不前。一些小公司曾嘗試著將一些創(chuàng)新產(chǎn)品推向這個市場，但是他們很快就被收購或者陷入法律糾紛。因此，創(chuàng)新在很大程度上受到商業(yè)因素的阻礙。

另外，從技術(shù)角度，由于日益增大的設計尺寸和時序視圖，如今的挑戰(zhàn)主要體現(xiàn)在通過時序簽收收斂所花費的時間，以及在較低的制程節(jié)點上模仿波形效果的能力。當今的簽收時序收斂解決方案在其對時序優(yōu)化成功的可預測性上功虧一簣，主要是因為這些解決方案并沒有與版圖（layout）的物理特性整合在一起。在波形建模領(lǐng)域，延遲計算工具忽略了在較舊的節(jié)點上對波形形狀的影響，因為這些影響微乎其微。從28納米制程開始，一直持續(xù)到16納米，這些影響對輸入波形的外觀產(chǎn)生非常大的作用，因此在延遲計算期間不能被忽略。

Cadence意識到，隨著設計人員轉(zhuǎn)向更小的制程節(jié)點，如20納米和16納米FinFET，如今的解決方案已經(jīng)無法跟上復雜設計和制造的步伐。在過去的一年里，硅簽收和驗證業(yè)務部已經(jīng)獲得采用臺積電20納米和16納米FinFET技術(shù)生產(chǎn)的產(chǎn)品簽收驗證。此外，Cadence的工具已用于GlobalFoundries 14納米FinFET制程節(jié)點上的的流片芯片。此次Cadence發(fā)布了Tempus這一新的時序工具，能為時序分析性能和容量重新設定標準。

Tempus的新功能

Tempus在時序分析和簽收時序收斂方面比同類解決方案快10倍。在這些更高性能的背后有很多關(guān)鍵技術(shù)，其中兩個最主要的技術(shù)就是可以在靜態(tài)時序分析時進行大規(guī)模并行計算，以及在時序優(yōu)化期間掌握物理位置和路線的特點。

Tempus時序簽收方案中的新功能有：

·市場上第一款大型分布式并行時序分析引擎，它可以擴展到使用多達數(shù)百個CPU。

·并行架構(gòu)使得Tempus時序簽收方案能分析含數(shù)億實例的設計，同時又不會降低準確性。

·新的基于路徑式分析引擎，利用多核處理，可以減少對時序分析結(jié)果的悲觀。

·多模多角（MMMC）分析和考慮物理layout的時序收斂，采用多線程和分布式并行時序分析。

中國Fabless的SoC一般最多只有10個CPU核，而Cadence的新聞稿中提到“Tempus時序簽收解決方案可以擴展到使用多達數(shù)百個CPU”，這是否適合中國市場？Cadence的回答是肯定的。并非所有CPU核都需要在物理上包含在相同的計算硬件里。Tempus可以在許多計算資源中分布時序分析問題，其中每個計算資源可能有很多CPU。Tempus不僅能夠隨著CPU數(shù)量的增加而進行擴展，在基于路徑式分析的性能方面也取得了顯著的提升，可消除設計人員對設計大體上是否可通過簽收的顧慮。這就縮短了修復虛假時序違規(guī)的時間，還可最大限度地減少面積和功耗。這些益處并非只有大規(guī)模設計才能享有，它們適用于采用任何技術(shù)的所有設計。

Cadence原有的Encounter Timing System還在生產(chǎn)和銷售。Tempus的推出意味著性能和功能達到新的水平，最終會成為Cadence靜態(tài)時序分析的新標準。