史曉蓉

(西安電子科技大學CAD研究所，陜西 西安710071)

眼圖［1］是描述高速串接信號質量的常用手段之一，通常使用的方法是使用偽隨機碼流代表所有可能的位流模式，選用時鐘參考點作為觸發(fā)點進行仿真或測量。從位流中取出接收到的每一個周期去覆蓋前一個接收到的周期，許多周期疊加形成的波形，看起來像睜開的眼睛，故稱為眼圖。

傳統(tǒng)的高速信令仿真方法是用隨機數(shù)向量作為輸入，進行時域仿真。可以使用有效的仿真工具實現(xiàn)眼圖的期望結果。不幸的是，對于許多高速芯片間通信系統(tǒng)的最壞情況，眼圖不能由輸入較短的隨機數(shù)準確地確定。當使用大量的隨機數(shù)作為輸入激勵時，仿真時間變得很長。Casper提出的PDA(Peak Distortion Analysis)算法解決了這些難題，使仿真不再依賴于隨機數(shù)的時域仿真。PDA［2］是對系統(tǒng)互連引起的最大抖動和噪聲的估算方法，抖動包括確定性抖動和隨機性抖動，由串擾和碼間干擾引起的抖動和噪聲是確定性的，因此可以用最壞情況值對其做出預算，這種計算最壞情況下值的方法稱為最大失真分析法(PDA)。文中將PDA算法應用于實際工程之中，解決了DDR3的數(shù)據分析問題，為提高DDR3的傳輸速度提供了保障。

1 PDA算法

PDA［2］算法假定系統(tǒng)是線性時不變(LTI)系統(tǒng)，利用LTI系統(tǒng)的可疊加性，將互連上的脈沖在各自的時間點上疊加。如何應用疊加性求出高速信令系統(tǒng)中的最壞情況位模式并生成數(shù)據眼圖是PDA算法的核心內容。

眾所周知，如果系統(tǒng)的輸入可以表示為多個輸入分量之和，即

根據可疊加性，輸出等于各輸入分量對應輸出之和

LTI的疊加性可以對單個脈沖響應疊加，計算出任何位模式的接收信號波形，互連上的脈沖疊加如圖1所示。根據互連上脈沖疊加的原理可以將脈沖響應疊加，如式(3)和式(4)所示

圖1 互連上脈沖疊加

其中，WC1表示最壞邏輯1的函數(shù);WC0表示最壞邏輯0的函數(shù);y(t)是接收端的脈沖響應函數(shù);VSS0是低電平驅動時的穩(wěn)態(tài)系統(tǒng)響應;T是符號周期;yi(tkT－ti)為傳輸線i上接收器的脈沖響應，也就是公共－通道干擾，ti為各個串擾源的相對樣本點。

最壞碼型［3］是眼圖最壞時發(fā)送端的輸入碼流，對于邏輯1，最壞情況是將1電平往下拉;而對于邏輯0，最壞情況是將0電平向上拉，所以當互連上脈沖響應的當前點的值為負時，作用于邏輯1，當前點的值為正時，作用于邏輯0，因此如果脈沖響應的當前點的值為負，對于邏輯1來說，碼型為1，對于邏輯0來說，碼型為0;如果脈沖響應的當前點的值為正，對于邏輯1來說，碼型為0，對于邏輯0來說，碼型為1。

2 DQ數(shù)據眼圖的實現(xiàn)

DQ(Data Queue)數(shù)據包括DQ－Read和DQWrite，讀和寫的區(qū)別在于提取tr0文件的數(shù)據時，DQWrite提取的是DIMM(Dual－Inline－Memory－Modules)接收端的數(shù)據而DQ－Read提取的是CPU發(fā)送端的數(shù)據，兩者的實現(xiàn)步驟完全相同。文中以DQRead為例實現(xiàn)數(shù)據眼圖，DQ－Read拓撲結構［4］如圖2所示，該拓撲結構中帶有兩片DIMM，但DQ每次只有一個DIMM工作，對于寫數(shù)據，在提取數(shù)據前要清楚工作的是哪個DIMM，這樣可以避免錯誤提取其他數(shù)據。對于讀數(shù)據，每次提取的都是CPU發(fā)送端的數(shù)據，如圖2中的padg，因此不用考慮是哪個DIMM在工作。

圖2 DQ－Read拓撲結構

本例中使用DQ_Read.sp文件，該sp文件采用Inter DDR3的十線結構［4］，如圖3所示，激勵加在g上，s、sn上分別是DQs和DQs#信號，其他線上不加激勵，其中受害線是g，在g上分別加3組激勵，一組是上升邊激勵，一組是下降邊激勵，還有一組為時鐘激勵，這樣在仿真sp文件產生的tr0文件中也將產生3組數(shù)據結果，一組為上升沿響應，一組為下降沿響應，另一組為時鐘響應?，F(xiàn)在要利用PDA算法實現(xiàn)a、b、c、d、e、f、g、h 8根數(shù)據線的最壞碼型和受害線g的最壞眼圖。

之所以在受害線上加激勵而不在進攻線上加激勵的原因是，傳輸線間的耦合是對稱的，驅動線2在線1上出現(xiàn)的情況，類似于驅動線1在靜態(tài)線2上看到的串擾脈沖。所以可以利用驅動受害線在進攻線上的串擾響應，來判斷受害線上的串擾響應。

圖3 十線模型結構

2.1 實現(xiàn)過程

實現(xiàn)數(shù)據眼圖及碼型的流程圖如圖4所示。

圖4 流程圖

文中設置單位間隔UI為0.75 ns;分析時長為40 ns;分析步長為10 ns;參考電壓為750 mV，其中UI的個數(shù)等于分析時長與UI的比值為40 ns/0.75 ns。

按照流程圖，可以將實現(xiàn)過程分為4步，分別為提取數(shù)據合成脈沖響應、確定光標的位置、計算WC1和WC0、計算碼型。

2.1.1 提取數(shù)據合成脈沖響應

首先需要為Matlab添加HspiceToolbox工具包，通過該工具包內的loadsig命令可以打開tr0文件，并提取出其中的數(shù)據，本例中要提取3組數(shù)據，上升沿組數(shù)據v_r_pada、v_r_padb、v_r_padc、v_r_padd、v_r_pade、v_r_padf、v_r_padg、v_r_padh;下降沿組數(shù)據v_f_pada、v_f_padb、v_f_padc、v_f_padd、v_f_pade、v_f_padf、v_f_padg、v_f_padh;時鐘邊組數(shù)據v_pada、v_padb、v_padc、v_padd、v_pade、v_padf、v_padg、v_padh。提取出這些數(shù)據后，按如下步驟實現(xiàn)脈沖響應的合成。

(1)平移數(shù)據至0穩(wěn)態(tài)處。上升沿組數(shù)據分別減去原上升沿組的穩(wěn)態(tài)值平移到坐標0位置，下降沿分別減去原下降邊的穩(wěn)態(tài)值平移到坐標0位置。Matlab仿真得到的受害線g的平移和未平移的上升沿、下降沿如圖5所示。

(2)下降沿數(shù)據向后平移一個UI單位。上升沿組分別在向量矩陣最后加UI列的零數(shù)據，下降沿組在向量矩陣前面加UI列的零數(shù)據。

圖5 Matlab仿真

(3)合成平移后的下降沿組和上升沿組。將新的上升沿組和下降沿組數(shù)據分別對應相加合成8個脈沖，并將每個脈沖向量矩陣最后UI列的數(shù)據附空得到新合成的8個脈沖響應，合成受害線g的脈沖如圖6所示，合成的進攻線和受害線的脈沖響應如圖7所示。

2.1.2 確定光標的位置

找到受害線脈沖響應與參考電壓(750 mV)相近的兩個點的位置，兩個點的中間為光標點位置，然后以光標點為中心分別向左向右平移，UI/2即為左光標起始點和右光標終止點。本案例中的光標點及左光標起始點和右光標終止點位置如圖8所示。

2.1.3 計算WC1和WC0

受害線和進攻線的脈沖響應合并平移后＜0的部分和＞0的部分如圖9所示。

畫出WC1和WC0，如圖10所示，即為PDA算法得到的眼圖。

2.1.4 計算碼型

計算碼型時，利用LTI的疊加性，將各自的時鐘線數(shù)據與數(shù)據線數(shù)據進行疊加后翻轉180°，重新定位光標點位置，每個UI采5個點進行判斷，對于邏輯1，脈沖響應數(shù)據值為正，碼型為0，脈沖響應數(shù)據值為負，碼型為1，其中受害線的光標點所在UI的碼型始終為1。對于邏輯0，脈沖響應數(shù)據值為正，碼型為1，脈沖響應數(shù)據值為負，碼型為0，其中受害線光標點所在UI的碼型始終為0。PDA算法中沒有提到當脈沖響應數(shù)據值為0時，碼型應該如何處理，文中對于邏輯1，將脈沖響應數(shù)據值為0視為－0，碼型為1;對于邏輯0，將脈沖響應數(shù)據值為0視為+0，碼型為1。對于前后光標不足一個UI的情況，如果能夠采到一個點，將其用0補齊一個UI，上述方法判斷碼型并與之前的碼型合并;如果不能采到一個點，則不考慮此情況。

2.2 結果分析

(1)將碼型重新作為激勵仿真DQ_Read.sp文件，生成DQ_Read.lis數(shù)據文件。

(2)將DQ_Read.lis文件導入Cadence中，查看該DQ_Read.sp文件各個節(jié)點的波形，受害線g上的波形，如圖11所示。

圖11 受害線g上波形

(3)在Matlab中用合成的脈沖響應，按計算出的碼型疊加該數(shù)據的眼圖，如圖12所示。

圖12 計算出的碼型疊加數(shù)據眼圖

(4)將PDA算法得到的眼圖輪廓，如圖12中的點畫線所示，分別與圖11和圖12中疊加得到的眼圖相比較，可以得出PDA算法計算出的眼圖輪廓。本例中計算得到最壞情況的碼型長度為530，比偽隨機碼流短。

3 結束語

分析了PDA算法，研究了基于PDA算法在實際DQ數(shù)據建模中的應用，實現(xiàn)了DQ－Read數(shù)據最壞眼圖和最壞情況碼型，并對眼圖結果進行了分析。結果表明，PDA算法能夠快速有效地實現(xiàn)DQ數(shù)據的最壞眼圖及最壞碼型，為分析抖動和BER(Bit Error Rate)等信號完整性問題做了準備。

［1］ERIC B.信號完整性分析［M］.李玉山，李麗平，譯.北京:電子工業(yè)出版社，2008.

［2］BRYAN K C，MATTHEW H，RANDY M.An accurate and efficient analysis method for multi－gb/s chip－to－chip signaling schemes［C］.IEEE Conference Publications，VLSI Circuits Digest of Technical Papers，2002:54－57.

［3］Bryan C.Peak distortion ISI analysis［OL］.(2011－11－02)［2012－03－05］http://www.intel.com/education/highered/signal/elct865.htm.

［4］ 華為技術有限公司.Sandy bridge－EP/EX processor HSPICE*signal integrity［M］.深圳:華為技術有限公司，2010.