北京集創(chuàng)北方科技有限公司 張晉芳 王 勇

北方工業(yè)大學(xué) 鞠家欣

北京集創(chuàng)北方科技有限公司 朱宇帥 賈有平

1.引言

近年來(lái)世界范圍移動(dòng)通信產(chǎn)業(yè)的發(fā)展日新月異，新技術(shù)新應(yīng)用創(chuàng)新不斷深入，特別隨著3G的普及和手機(jī)性能的提高，基于移動(dòng)終端的多媒體應(yīng)用日益豐富，給人們生活帶來(lái)了全新的交流模式。目前移動(dòng)通信市場(chǎng)上手機(jī)的液晶顯示系統(tǒng)采用將視頻數(shù)據(jù)接收功能與時(shí)序控制（Timing Controller，簡(jiǎn)稱TCON）功能集成的芯片。但隨著顯示屏尺寸和高分辨率的增大，連接顯示屏與芯片之間的傳遞時(shí)序控制信號(hào)的數(shù)據(jù)線將增至數(shù)千條，必須使用獨(dú)立的時(shí)序控制芯片。主控芯片接收視頻數(shù)據(jù)并進(jìn)行編解碼處理后，傳給TCON芯片。TCON芯片為液晶屏上的驅(qū)動(dòng)電路提供時(shí)序控制信號(hào)，從而實(shí)現(xiàn)模擬RGB信號(hào)的顯示控制。然而，TCON芯片與液晶顯示屏相連接時(shí)會(huì)承受外部ESD沖擊，造成顯示系統(tǒng)數(shù)據(jù)延遲失真，使TCON芯片的接口傳輸速率無(wú)法滿足大數(shù)據(jù)量傳輸?shù)囊?。如何提高TCON芯片ESD防護(hù)水平，減小ESD沖擊影響，是一個(gè)具有巨大經(jīng)濟(jì)價(jià)值和技術(shù)意義的研究課題。

2.ESD保護(hù)電路結(jié)構(gòu)、工作原理與實(shí)測(cè)結(jié)果

本文設(shè)計(jì)了一款ESD在片式TCON芯片。它采用90nm CMOS工藝設(shè)計(jì)，功耗約60mW；每通道支持最大5.4Gbps，2.7Gbps和1.62Gbps數(shù)據(jù)傳輸；發(fā)送端支持8通道，每通道支持1D/1C和2D/1C配置；通過(guò)CPIO支持門D-IC/GIP，上電門輸出掩蓋以避免DC/DC過(guò)載，可編程故障自趨安全模式，可配置BIST和AGP模式。

傳統(tǒng)SCR保護(hù)電路通常采用寄生的NMOS管作為輔助觸發(fā)器件來(lái)開(kāi)啟保護(hù)電路，隨著工藝尺寸的縮小，寄生NMOS柵氧厚度進(jìn)入納米尺度，它的柵氧化層在外部ESD沖擊下，容易發(fā)生擊穿，造成電路失效。與傳統(tǒng)ESD保護(hù)SCR結(jié)構(gòu)不同的，本文采用的SCR結(jié)構(gòu)在P襯底上增加一個(gè)P+摻雜區(qū)，不使用寄生NMOS管作為觸發(fā)器件，且能降低傳統(tǒng)SCR結(jié)構(gòu)過(guò)高的觸發(fā)電壓。襯底觸發(fā)SCR保護(hù)結(jié)構(gòu)（圖1所示）由寄生的縱向PNP管（Q1）和橫向NPN管（Q2）組成，PNP管以P+摻雜作為發(fā)射極，N阱作為基極，P型襯底作為集電極；NPN管以N阱作為集電極，p型襯底作為基極，N+摻雜作為發(fā)射極，N阱寄生電阻R_well和P型襯底寄生電阻R_sub利用自身壓降觸發(fā)PNP管和NPN管。

襯底觸發(fā)SCR結(jié)構(gòu)一般工作過(guò)程是（圖2所示）：當(dāng)ESD沖擊電流通過(guò)外圍輔助電路從P-trig端進(jìn)入到寄生NPN管，使NPN管BE結(jié)電壓Vbe>0.7V，NPN管導(dǎo)通，電流將在R_well上形成壓降，使PNP管的BE結(jié)電壓Vbe>0.7V，PNP管也隨之導(dǎo)通，電流在NPN管和PNP管之間不斷增強(qiáng)，在PAD和接地之間形成一個(gè)正反饋的導(dǎo)電通路，將外部ESD沖擊從旁路泄放掉，達(dá)到保護(hù)核心電路的作用。同時(shí)，在外部觸發(fā)電路增加必要的器件，使襯底觸發(fā)SCR結(jié)構(gòu)的保持電壓在泄放ESD沖擊后能提高到一定水平，避免閂鎖效應(yīng)的發(fā)生。

TCON芯片實(shí)際流片后（圖3為襯底觸發(fā)SCR結(jié)構(gòu)版圖），進(jìn)行芯片ESD的實(shí)際的Trigger（Vt）電壓和Hold（Vh）電壓測(cè)試，測(cè)試原理如圖4所示。把電壓源的輸出電壓V設(shè)在一定的值，用ESD設(shè)備去打所測(cè)芯片管腳Pin 1。找出最小的電壓V（條件是發(fā)光二極管在ESD trigger后要發(fā)亮）。那么Pin 1的ESD的保持電壓Vh=V（二極管導(dǎo)通電壓）。襯底觸發(fā)SCR結(jié)構(gòu)的ESD的TLP測(cè)試結(jié)果圖5所示。

3.結(jié)論

圖1 襯底觸發(fā)SCR結(jié)構(gòu)剖面圖

圖2 襯底觸發(fā)SCR結(jié)構(gòu)原理圖

圖3 襯底觸發(fā)SCR結(jié)構(gòu)版圖

圖4 TCON芯片ESD防護(hù)測(cè)試圖

圖5 襯底觸發(fā)SCR結(jié)構(gòu)ESD沖擊TLP測(cè)試

通過(guò)實(shí)際的測(cè)試，TCON芯片ESD保護(hù)的Snapback曲線落在設(shè)計(jì)窗口內(nèi)，各項(xiàng)參數(shù)指標(biāo)符合要求，采用的襯底觸發(fā)SCR結(jié)構(gòu)ESD防護(hù)達(dá)到了預(yù)期效果，理論值與實(shí)際測(cè)試結(jié)果基本相符。通過(guò)后續(xù)芯片批量生產(chǎn)測(cè)試，TCON芯片的ESD防護(hù)水平已達(dá)到國(guó)家標(biāo)準(zhǔn)，完全能夠應(yīng)用到整機(jī)產(chǎn)品中去。因此，在片式襯底觸發(fā)SCR結(jié)構(gòu)是一種有效的TCON芯片ESD防護(hù)設(shè)計(jì)方案。

[1]楊袁淵.基于SCR的ESD技術(shù)與電路研究[D].南京:東南大學(xué),2009,3.

[2]Wang A.On-chip ESD protection for integrated circuits:an IC design perspective.Kluwer Academic Publishers,2002.

[3]Wang A,Feng H,Zhan R,et al.ESD protection design for rf integrated circuits:new challenges.Proc IEEE Custom Integrated Circuits Conf,2002:411.

[4]池保勇,余志平,石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)[M].北京:清華大學(xué)出版社,2006.

[5]蔡懿慈.超大規(guī)模集成電路設(shè)計(jì)導(dǎo)論[M].北京:清華大學(xué)出版社,2005.