梁 駿，張 明

(浙江大學(xué) 信息與通信工程研究所，浙江 杭州310027)

責(zé)任編輯:許 盈

DDR SDRAM(Double Date Rate Static Random Access Memory，雙速率靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，以下簡(jiǎn)稱DDR)的最高工作頻率隨著芯片技術(shù)進(jìn)步從第一代的200 Mbit/s傳輸速率飛速發(fā)展到第三代的1 600 Mbit/s[1]。封裝寄生電感會(huì)給DDR接口帶來(lái)很大的SSN(同步開(kāi)關(guān)噪聲)，并限制芯片DDR接口的傳輸速率。QPF封裝的管腳金線電感大約有5～10 nH，BGA封裝的寄生電感大約1 nH。當(dāng)使用QFP封裝時(shí)，金線電感會(huì)引起極大的SSN效應(yīng)，并導(dǎo)致DDR的波形異常與數(shù)據(jù)錯(cuò)誤[2-3]。這一不利因素限制了機(jī)頂盒芯片采用QFP封裝降低芯片成本的可行性。

本文分析了DDR接口的SSN效應(yīng)，并提出了基于數(shù)據(jù)重發(fā)的DDR控制器的設(shè)計(jì)以減少DDR接口的SSN效應(yīng)。本文提出的設(shè)計(jì)以損失較少的DDR接口數(shù)據(jù)帶寬為代價(jià)，通過(guò)數(shù)據(jù)比特翻轉(zhuǎn)控制來(lái)減少SSN效應(yīng)。較少的SSN使得低成本的QFP封裝能夠應(yīng)用于高速的DDR接口中，有助于提高機(jī)頂盒芯片的競(jìng)爭(zhēng)力，并減少對(duì)環(huán)境的消耗與污染。

1 SSN效應(yīng)

DDR接口的SSN效應(yīng)可以由圖1說(shuō)明。圖1表示了一對(duì)電源地為2個(gè)接口驅(qū)動(dòng)器提供電源地回路。QFP封裝主要的寄生效應(yīng)是電感，如圖1中的L。當(dāng)DDR接口開(kāi)始向DDR顆粒寫數(shù)據(jù)1時(shí)，電流通過(guò)L和PMOS管，并輸出到PCB傳輸線，引起外部傳輸線電平升高。當(dāng)輸出信號(hào)翻轉(zhuǎn)為0時(shí)電流從外部傳輸線流入芯片，通過(guò)驅(qū)動(dòng)器的NMOS管，然后通過(guò)L回到電源的地。在信號(hào)翻轉(zhuǎn)過(guò)程中，DDR接口的驅(qū)動(dòng)器感受到的電源與地將是一個(gè)疊加SSN噪聲的非理想電源與地。這個(gè)SSN電壓噪聲引起輸出波形的邊沿發(fā)生惡化，信號(hào)延時(shí)發(fā)生抖動(dòng)，最終導(dǎo)致系統(tǒng)的工作時(shí)序減少，數(shù)據(jù)異常，系統(tǒng)穩(wěn)定性降低。

圖1 SSN效應(yīng)

當(dāng)一對(duì)電源地為更多驅(qū)動(dòng)器提供電源地回路時(shí)，如果多個(gè)驅(qū)動(dòng)器同時(shí)輸出，每一份電流都要在電源地的寄生電感上產(chǎn)生感應(yīng)電壓dV即SSN。這個(gè)SSN又反作用于每個(gè)驅(qū)動(dòng)器上。由電感的感應(yīng)電壓計(jì)算式可得SSN反比于電流變化時(shí)間dt，正比于封裝寄生電感值L與變化電流dI。

式中:n是驅(qū)動(dòng)器的個(gè)數(shù)。

當(dāng)同時(shí)翻轉(zhuǎn)的比特增加時(shí)，SSN變得更嚴(yán)重。以16 bit位寬的DDR顆粒的設(shè)計(jì)為例，當(dāng)16 bit數(shù)據(jù)同時(shí)從0翻轉(zhuǎn)到1時(shí)，此時(shí)的SSN將在電源上形成最大的電壓變形。如果要減少SSN，可以減小L，減小dI，增加dt，或者減少同時(shí)翻轉(zhuǎn)的驅(qū)動(dòng)器個(gè)數(shù)n等[4-6]。

圖2是1個(gè)電源、1個(gè)地為1～8個(gè)數(shù)據(jù)IO提供電源地回路時(shí)的SSN的SPICE仿真結(jié)果。由圖2可知當(dāng)1～8 bit共同翻轉(zhuǎn)時(shí)，SSN在電源上產(chǎn)生的電壓波動(dòng)的峰峰值分別 是160 mV，290 mV，380 mV，460 mV，530 mV，600 mV，660 mV，730 mV。8 bit翻轉(zhuǎn)時(shí)的噪聲幅度是1 bit翻轉(zhuǎn)時(shí)的4.6倍，是4 bit翻轉(zhuǎn)時(shí)的1.6倍。如果減少同時(shí)翻轉(zhuǎn)比特的數(shù)量就可以顯著降低SSN。

圖2 SSN仿真波形(截圖)

2 DDR接口與重發(fā)流程

一個(gè)16 bit位寬的2 Gbit存儲(chǔ)容量的DDR3顆粒的功能引腳的定義如表1所示。

DDR顆粒的低8 bit和高8 bit各有1 bit的DM信號(hào)作為寫入使能。LDM為低8 bit數(shù)據(jù)的DM信號(hào)，HDM為高8 bit數(shù)據(jù)的DM信號(hào)。當(dāng)DM為高時(shí)對(duì)應(yīng)傳輸?shù)臄?shù)據(jù)不存儲(chǔ)進(jìn)DDR顆粒。當(dāng)[HDM，LDM]=00，01，10，11時(shí)分別表示不寫入數(shù)據(jù)，寫入低8 bit數(shù)據(jù)，寫入高8 bit數(shù)據(jù)，寫入16 bit數(shù)據(jù)。當(dāng)DM為高時(shí)，由于對(duì)應(yīng)的數(shù)據(jù)不寫入DDR顆粒，所以此時(shí)對(duì)應(yīng)的數(shù)據(jù)可以是任意值。

表1 DDR接口

利用DM信號(hào)，可以設(shè)計(jì)基于重傳的DDR控制器。當(dāng)一次寫傳輸操作中如果因?yàn)橥瑫r(shí)翻轉(zhuǎn)比特較多導(dǎo)致SSN嚴(yán)重時(shí)，可將1次寫傳輸分成2次寫傳輸。通過(guò)數(shù)據(jù)復(fù)制的方法減少同時(shí)翻轉(zhuǎn)的比特?cái)?shù)目。

上文提出的DDR控制器的重傳流程如圖3所示。在系統(tǒng)初始化階段設(shè)定最大翻轉(zhuǎn)比特N。當(dāng)系統(tǒng)開(kāi)始運(yùn)行時(shí)對(duì)DDR的讀寫操作進(jìn)行判斷。如果是讀操作，則正常進(jìn)行讀操作;如果是寫操作，則再對(duì)寫數(shù)據(jù)中的最大翻轉(zhuǎn)比特M進(jìn)行計(jì)算。

如果最大翻轉(zhuǎn)比特M沒(méi)有超過(guò)設(shè)定最大翻轉(zhuǎn)比特N，則按照?qǐng)D4正常寫傳輸。如果最大翻轉(zhuǎn)比特M超過(guò)設(shè)定最大翻轉(zhuǎn)比特N，則將一次burst 8變換成2次burst 8寫操作。同時(shí)按照?qǐng)D5、圖6方式控制DM信號(hào)與數(shù)據(jù)比特。

經(jīng)過(guò)變換后每一次數(shù)據(jù)跳變都有8 bit數(shù)據(jù)不變化，最大同時(shí)跳變比特?cái)?shù)降低到8，SSN也將相應(yīng)降低。

3 效率分析

上文提出的方法可以減少SSN效應(yīng)。但是由于數(shù)據(jù)重傳帶來(lái)DDR帶寬的降低。當(dāng)DDR讀操作和寫操作的比例是1∶1時(shí)，極端情況下如果每次寫傳輸都重發(fā)一次，則DDR帶寬降低1/3。由于機(jī)頂盒芯片在DDR中存儲(chǔ)的數(shù)據(jù)是電視圖像。圖像數(shù)據(jù)通常具有極高相關(guān)性，高翻轉(zhuǎn)的數(shù)據(jù)所占比例不高，需要重發(fā)的數(shù)據(jù)量并不大。

以lena圖為例，統(tǒng)計(jì)當(dāng)以burst8的方式存儲(chǔ)的亮度信息時(shí)DDR接口上數(shù)據(jù)的同時(shí)翻轉(zhuǎn)比特?cái)?shù)。1次burst8傳輸將傳送16 byte數(shù)據(jù)。以每一個(gè)像素8 bit計(jì)算，一次burst8傳輸將傳送16個(gè)相鄰比特的亮度數(shù)據(jù)。以相鄰2個(gè)像素的亮度數(shù)據(jù)按照比特組合成一個(gè)16 bit的傳輸數(shù)據(jù)。每8個(gè)傳輸數(shù)據(jù)內(nèi)統(tǒng)計(jì)相鄰數(shù)據(jù)的數(shù)據(jù)跳變的最大比特?cái)?shù)。最后統(tǒng)計(jì)最大比特?cái)?shù)的概率分布，統(tǒng)計(jì)結(jié)果見(jiàn)表2。

表2 最大翻轉(zhuǎn)比特統(tǒng)計(jì)分布

統(tǒng)計(jì)結(jié)果表明burst8寫操作中最大翻轉(zhuǎn)比特11出現(xiàn)的概率最大。最大翻轉(zhuǎn)比特大于12時(shí)出現(xiàn)的概率快速減小。當(dāng)DDR讀操作和寫操作的比例是1∶1時(shí)，當(dāng)設(shè)定最大翻轉(zhuǎn)比特為15時(shí)，只有0.60%的數(shù)據(jù)需要重傳，DDR帶寬降低0.30%;當(dāng)設(shè)定最大翻轉(zhuǎn)比特為14時(shí)，由于數(shù)據(jù)重傳帶來(lái)DDR帶寬降低1.46%;當(dāng)設(shè)定最大翻轉(zhuǎn)比特為12時(shí)，由于數(shù)據(jù)重傳帶來(lái)DDR帶寬降低8.00%。結(jié)果表明可以用較少的帶寬代價(jià)減少SSN的負(fù)面影響。

4 小結(jié)

DDR的工作頻率受到多種因素影響。其中DDR接口的SSN效應(yīng)是重要的因素之一。低成本的QFP封裝在消費(fèi)類電子芯片中得到了廣泛應(yīng)用。但是高寄生電感效應(yīng)限制了采用QFP封裝時(shí)的DDR接口速度。

本文利用DDR3標(biāo)準(zhǔn)中的DM管腳功能，提出對(duì)高翻轉(zhuǎn)率的數(shù)據(jù)進(jìn)行重發(fā)，將比特翻轉(zhuǎn)率減少，從而得到較少SSN的DDR控制器的設(shè)計(jì)方法。分析結(jié)果表明這個(gè)方法能在不改變封裝電感參數(shù)的前提下，以較少的DDR接口帶寬為代價(jià)有效減少SSN，提高DDR接口的工作頻率與系統(tǒng)的魯棒性。這個(gè)方法特別適合應(yīng)用于低成本的QFP封裝的機(jī)頂盒芯片設(shè)計(jì)。

[1]DDR3 SDRAM standard JESD79-3F[EB/OL].[2012-10-20].http://www.jedec.org/sites/default/files/docs/JESD79-3F.pdf.

[2]SHYH J J，SHUHUA K，JUI T C，et al.Low switching noise and load adaptive output buffer design techniques[J].IEEE SCCS，2001，36(8):1239-1249.

[3]KOH W.Memory device packaging-from leadframe packages to wafer level packages[C]//Proc.6th IEEE CPMT Conf.[S.l.]:IEEE Press，2004:21-24.

[4]TAKAHASHI N，SUMINAGA S，KAGAWA K，et al.Design practices and issues in controlling simultaneous switching noise[C]//Proc.Electron.Packag.Technol.Conf.[S.l.]:IEEE Press，2005:6-10.

[5]STAN M R，BURLESON W P.Bus-invert coding for low-power I/O[J].IEEE Trans.Very Large Scale Integr.Syst.，1995，3(1):49-58.

[6]HSU J，YANG S，GUO W，et al.High-speed parallel interface implementation with low-cost system solution by using signal integrity factorial design[C]//Proc.Electronic Components and Technology Conference(ECTC).[S.l.]:IEEE Press，2010:1900-1905.