馮 強(qiáng)，胡 毅，于 東，路小虎，賈小波

(1.中國科學(xué)院研究生院，北京 100049;2.中國科學(xué)院沈陽計(jì)算技術(shù)研究所高檔數(shù)控國家工程研究中心，沈陽 110168;3.沈陽高精數(shù)控技術(shù)有限公司，沈陽 110168)

基于多核嵌入式數(shù)控系統(tǒng)的速度前瞻算法研究*

馮 強(qiáng)1，2，胡 毅2，3，于 東2，3，路小虎1，2，賈小波1，2

(1.中國科學(xué)院研究生院，北京 100049;2.中國科學(xué)院沈陽計(jì)算技術(shù)研究所高檔數(shù)控國家工程研究中心，沈陽 110168;3.沈陽高精數(shù)控技術(shù)有限公司，沈陽 110168)

為了構(gòu)建基于ARM和DSP多核架構(gòu)的嵌入式數(shù)控系統(tǒng)，需要依據(jù)所采用的DSP硬件系統(tǒng)，將現(xiàn)有的數(shù)控系統(tǒng)的運(yùn)動(dòng)控制算法移植到DSP的開發(fā)環(huán)境中。文章詳細(xì)闡述了基于多核架構(gòu)的嵌入式數(shù)控系統(tǒng)平臺軟硬件環(huán)境，研究了CNC自適應(yīng)速度前瞻算法的基本原理與實(shí)現(xiàn)，并針對C64X+系列DSP對CNC自適應(yīng)速度前瞻算法進(jìn)行了優(yōu)化。最后，針對算法運(yùn)行效率進(jìn)行了實(shí)驗(yàn)對比，并對其實(shí)際應(yīng)用進(jìn)行了測試，結(jié)果表明，該優(yōu)化后的動(dòng)態(tài)速度前瞻算法完全可滿足ARM和DSP雙核架構(gòu)的嵌入式數(shù)控系統(tǒng)的性能需求。

多核嵌入式數(shù)控系統(tǒng);速度前瞻算法;DSP算法優(yōu)化

0 引言

隨著電子技術(shù)的不斷發(fā)展，ARM和DSP等各種嵌入式系統(tǒng)微處理器由于具有成本低廉、功耗小、結(jié)構(gòu)簡單且性能穩(wěn)定等特點(diǎn)，在嵌入式系統(tǒng)開發(fā)領(lǐng)域得以廣泛應(yīng)用。采用ARM與DSP雙核構(gòu)建數(shù)控系統(tǒng)硬件平臺，不但硬件結(jié)構(gòu)簡單、易于實(shí)現(xiàn)、功耗小、開發(fā)成本低，而且雙核配合工作，具有強(qiáng)大的控制處理能力，極具市場競爭力［1-2］。

然而，數(shù)控系統(tǒng)作為數(shù)控機(jī)床實(shí)現(xiàn)高速、高精和高質(zhì)量加工的控制核心，其所具有的運(yùn)動(dòng)軌跡控制功能以及運(yùn)動(dòng)軌跡控制方法的優(yōu)劣將直接影響著數(shù)控機(jī)床的加工質(zhì)量和加工效率。為此，數(shù)控系統(tǒng)必須使用高效的算法實(shí)現(xiàn)運(yùn)動(dòng)軌跡控制。然而，現(xiàn)有的運(yùn)動(dòng)軌跡控制算法大多基于PC，而對于ARM與DSP雙核架構(gòu)的數(shù)控系統(tǒng)平臺，運(yùn)動(dòng)軌跡控制算法一般由DSP承擔(dān)，為滿足開放式數(shù)控系統(tǒng)性能要求，必須對其針對特定的DSP做移植和優(yōu)化。

針對上述問題，本文基于OMAP3530構(gòu)建雙核數(shù)控系統(tǒng)硬件平臺，OMAP3530是TI生產(chǎn)的集成ARM9和TMS320C6000系列DSP雙核的高性能處理器，高速的ARM核具有強(qiáng)大的事務(wù)管理功能，可作為系統(tǒng)主控制器，高性能的DSP核具有強(qiáng)大的數(shù)據(jù)處理能力，承擔(dān)數(shù)控系統(tǒng)的運(yùn)動(dòng)軌跡控制算法。本文實(shí)現(xiàn)了CNC自適應(yīng)前瞻算法針對TMS320C6000系列DSP的優(yōu)化方法，并對優(yōu)化結(jié)果進(jìn)行了優(yōu)化對比，為基于雙核架構(gòu)嵌入式平臺數(shù)控系統(tǒng)的研制提供理論和實(shí)驗(yàn)依據(jù)。

1 嵌入式雙核架構(gòu)數(shù)控系統(tǒng)平臺

基于ARM和DSP的嵌入式雙核架構(gòu)數(shù)控系統(tǒng)結(jié)構(gòu)如圖1所示，數(shù)控系統(tǒng)中的主要部件包括數(shù)字控制器(MCU+HMU)、伺服驅(qū)動(dòng)器、主軸設(shè)備以及IO設(shè)備等。ARM核和DSP核放在同一個(gè)系統(tǒng)板上，其中ARM核負(fù)責(zé)軸、IO、總線的控制以及人機(jī)界面的顯示等，數(shù)控系統(tǒng)的軌跡控制算法運(yùn)行在DSP核上，雙核通過核間的通信中間件進(jìn)行數(shù)據(jù)通信。

圖1 嵌入式雙核架構(gòu)數(shù)控系統(tǒng)平臺

1.1 嵌入式雙核架構(gòu)數(shù)控系統(tǒng)硬件平臺

嵌入式雙核架構(gòu)數(shù)控系統(tǒng)硬件平臺基于TI公司的OMAP3530處理器，如圖2所示，由OMAP3530主控板和總線控制板構(gòu)成，二者通過OMAP3530提供的GMPC進(jìn)行通信。OMAP3530平臺由核心板和擴(kuò)展板構(gòu)成，核心板定義了一個(gè)最小系統(tǒng)，OMAP處理器具有異構(gòu)雙核結(jié)構(gòu)，包括600-MHz的ARM Cortex-A8 Core 和 430-MHz的 TMS320C64x+DSP Core［3］。

圖2 嵌入式雙核架構(gòu)數(shù)控系統(tǒng)硬件平臺

1.2 嵌入式雙核架構(gòu)數(shù)控系統(tǒng)軟件平臺

如圖3為雙核架構(gòu)數(shù)控系統(tǒng)軟件平臺，采用結(jié)構(gòu)獨(dú)立，任務(wù)分離的設(shè)計(jì)方案，以達(dá)到提升標(biāo)準(zhǔn)型數(shù)控系統(tǒng)性能的目的。DSP上運(yùn)行有DSP BIOS實(shí)時(shí)操作系統(tǒng)，數(shù)控系統(tǒng)的運(yùn)動(dòng)軌跡控制算法為基于該實(shí)時(shí)操作系統(tǒng)的應(yīng)用，需要其應(yīng)用程序接口的支持。

圖3 嵌入式雙核架構(gòu)數(shù)控系統(tǒng)軟件平臺

2 嵌入式雙核架構(gòu)數(shù)控系統(tǒng)自適應(yīng)前瞻算法的DSP移植與優(yōu)化

2.1 自適應(yīng)前瞻算法

自適應(yīng)前瞻加減速控制策略，能根據(jù)當(dāng)前路徑段、最大給進(jìn)速度、最大加速以及轉(zhuǎn)角大小等因素自動(dòng)決定所需要獲得的提前路徑段信息，并根據(jù)該信息和路徑段連接處加工方向之間夾角修正該連接處的進(jìn)給速度。以實(shí)現(xiàn)路徑段之間進(jìn)給速度的高速銜接。如圖4所示，當(dāng)確定了路徑段的起點(diǎn)速度vs和終點(diǎn)速度vs之后，可使用路徑段插補(bǔ)方法完成速度規(guī)劃［4］。其中，vmax為數(shù)控系統(tǒng)允許的最大進(jìn)給速度，vm為該條路徑段起點(diǎn)和終點(diǎn)速度、線性加速度值及該條路徑段長度限制的最大給進(jìn)速度。即

可見，當(dāng)vm小于等于數(shù)控系統(tǒng)允許的最大進(jìn)給速度時(shí)，該路徑段的加工只有加速和減速過程;當(dāng)vm大于vmax時(shí)，數(shù)控系統(tǒng)加工中先有加速過程，然后經(jīng)過一段勻速過程，最后為減速過程。此三段路徑長度可有如下公式計(jì)算:

圖4 路徑段加工進(jìn)給速度規(guī)劃曲線

機(jī)床伺服系統(tǒng)提供的最大加速度、插補(bǔ)周期以及相鄰軌跡線段間的轉(zhuǎn)角大小限制了加工軌跡的轉(zhuǎn)接速度，在假定數(shù)控系統(tǒng)插補(bǔ)周期為T，最大加速度為amax，最大輪廓誤差為ecmax，向量P0P1與向量P1P2之間夾角為φ的條件下，由最大加速度amax限制的轉(zhuǎn)接速度va以及由輪廓誤差ecmax限制的轉(zhuǎn)接速度ve可通過如下等式進(jìn)行計(jì)算［5-6］:

自適應(yīng)速度前瞻算法首先根據(jù)公式3計(jì)算的轉(zhuǎn)角限制速度以及最大加速度、插補(bǔ)周期和路徑段長度動(dòng)態(tài)確定前瞻段數(shù)并對轉(zhuǎn)接點(diǎn)速度進(jìn)行實(shí)時(shí)修正，然后根據(jù)公式2對進(jìn)給速度做實(shí)時(shí)規(guī)劃，整體流程如圖5所示。

圖5 自適應(yīng)前瞻算法流程圖

2.2 自適應(yīng)前瞻算法的DSP優(yōu)化實(shí)現(xiàn)

本文基于 TMS320C6000［7］系列 DSP處理器，根據(jù)算法的結(jié)構(gòu)，結(jié)合處理器的運(yùn)算功能對自適應(yīng)前瞻算法進(jìn)行相應(yīng)的結(jié)構(gòu)調(diào)整和優(yōu)化，以減少運(yùn)算量;結(jié)合編譯器優(yōu)化功能對其進(jìn)行代碼級優(yōu)化;采用IQMATH對浮點(diǎn)采用定點(diǎn)計(jì)算。

(1)編譯器優(yōu)化

C編譯器提供了很多優(yōu)化選項(xiàng)，在適當(dāng)?shù)臅r(shí)候使用不同的選項(xiàng)，對程序的性能會(huì)有很大的改進(jìn)［8］。本文使用的優(yōu)化選項(xiàng)主要有:－o3、－pm、－mx、－mt、－mg、－ms等，即從軟件流水、循環(huán)展開和冗余、使能分析以及循環(huán)重試等方面進(jìn)行優(yōu)化。

(2)C語言源碼級優(yōu)化

C64X+編譯器盡可能將指令安排為并行方式執(zhí)行，為使指令并行執(zhí)行，編譯器必須知道指令之間的關(guān)系。當(dāng)編譯器不能確定兩條指令是否相關(guān)時(shí)，則假定他們是相關(guān)的，從而不能并行執(zhí)行。將程序中不需要改變的變量和函數(shù)中參數(shù)采用關(guān)鍵詞const指定。const表示一個(gè)變量或一個(gè)變量的存儲(chǔ)單元保持不變，從而用它去除指令間的相關(guān)性。

函數(shù)調(diào)用的時(shí)候，要將PC(指令指針)和一些寄存器壓棧保存，即保護(hù)現(xiàn)場。函數(shù)返回的時(shí)，則需將這些寄存器出棧返回，出現(xiàn)了一些不必要的操作。所以，本文中將程序中的函數(shù)盡量都用inline內(nèi)聯(lián)函數(shù)代替，提高運(yùn)行速度。另外，C64X編譯器提供專門的內(nèi)聯(lián)函數(shù)［9］，他們與嵌入式匯編指令是一一對應(yīng)的，其目的也是快速優(yōu)化C原程序。

數(shù)控系統(tǒng)使用算法的數(shù)據(jù)都是浮點(diǎn)數(shù)據(jù)，比如坐標(biāo)、誤差等，然而C64X+為定點(diǎn)處理器，使用相應(yīng)數(shù)學(xué)函數(shù)庫能對浮點(diǎn)數(shù)據(jù)進(jìn)行處理，但速度很慢，所以必須改成定點(diǎn)運(yùn)算方式。定點(diǎn)DSP使用固定的小數(shù)點(diǎn)來表示小數(shù)部分的數(shù)字，這也造成了使用上的限制，由此，采用整數(shù)定標(biāo)的方法來確定小數(shù)，也就是采用Q－FORMAT規(guī)格表示浮點(diǎn)運(yùn)算，不管定義哪種類型的數(shù)據(jù)最終都采用整型數(shù)據(jù)進(jìn)行具體的運(yùn)算。整數(shù)定標(biāo)的實(shí)質(zhì)就是通過確定小數(shù)點(diǎn)的位置來確定小數(shù)的精度，一般用Q格式表示。一個(gè)32位有符號定點(diǎn)數(shù)的Q格式如下:

其中，s是符號位，i是整數(shù)部分，f是小數(shù)部分。定點(diǎn)數(shù)的大小按下式計(jì)算:

比如Q15定點(diǎn)數(shù)的小數(shù)點(diǎn)位于第15位的右側(cè)，小數(shù).25用Q15表示則為2000H。這樣很簡單地用一個(gè)整數(shù)格式表示了一個(gè)小數(shù)。然而，精度增加的同時(shí)也降低了數(shù)據(jù)表示的范圍。表1呈現(xiàn)了Q格式的表示范圍與精度。

表1 Q格式表示范圍和精度

(續(xù)表)

本文根據(jù)算法數(shù)據(jù)的范圍要求，采用Q21類型表示，精度能達(dá)到0.000000477。

3 實(shí)驗(yàn)與性能評估

3.1 實(shí)驗(yàn)室環(huán)境搭建

整套實(shí)驗(yàn)室裝置由OMAP3530主控板、SSB-Ⅲ總線控制板、總線伺服驅(qū)動(dòng)單元、電機(jī)、通信電纜、鍵盤以及液晶顯示器等設(shè)備構(gòu)成，如圖6所示。

圖6 完整的實(shí)驗(yàn)裝置

3.2 自適應(yīng)前瞻算法的DSP優(yōu)化性能

在插補(bǔ)周期 T=2.0ms，編程進(jìn)給速度 F=6.0mm/s，最大加速度amax=20mm/s2，最大輪廓誤差ecmax=0.01mm以及最大弦高誤差eemax=0.01mm的條件下，對本文CNC自適應(yīng)速度前瞻算法的實(shí)用性和有效性以及其在DSP上優(yōu)化的性能進(jìn)行驗(yàn)證。

(1)運(yùn)用自適應(yīng)前瞻算法與未用前瞻算法的速度規(guī)劃對比

如圖7所示，實(shí)驗(yàn)測試了25段數(shù)據(jù)，沒有采用前瞻策略的插補(bǔ)方法加工中所需要的時(shí)間為2.416s，而采用本文中給出的CNC自適應(yīng)速度前瞻算法加工所需要的時(shí)間為1.042s?？梢钥闯?，采用自適應(yīng)速度前瞻算法大大節(jié)省了加工時(shí)間，提高了加工效率，同時(shí)也避免了加工中不停加速、減速過程對機(jī)床造成的沖擊影響。

圖7 進(jìn)給速度規(guī)劃曲線對比圖

(2)未做優(yōu)化和已做優(yōu)化的算法性能對比

執(zhí)行時(shí)間是算法的一個(gè)重要性能指標(biāo)，對于數(shù)控系統(tǒng)，時(shí)鐘周期為2ms，在算法預(yù)取10個(gè)點(diǎn)的情況下，算法控制在20ms內(nèi)可滿足數(shù)控系統(tǒng)實(shí)時(shí)性能要求。

本文針對TMS320C6000系列DSP處理器主要就浮點(diǎn)轉(zhuǎn)化為定點(diǎn)運(yùn)算、C語言代碼優(yōu)化、編譯器選項(xiàng)優(yōu)化等優(yōu)化方案對自適應(yīng)速度前瞻算法進(jìn)行了改進(jìn)，優(yōu)化前后的算法執(zhí)行時(shí)間如圖8所示，優(yōu)化后的平均執(zhí)行時(shí)間為5.75ms比優(yōu)化前的29.64ms小了近6倍，遠(yuǎn)遠(yuǎn)小于系統(tǒng)要求的20ms。可見對采用了本文的優(yōu)化方案后，算法性能得到了很大的提升，使其優(yōu)化為能夠滿足該嵌入式多核數(shù)控系統(tǒng)實(shí)時(shí)性要求。

圖8 自適應(yīng)速度前瞻算法優(yōu)化前后執(zhí)行時(shí)間對比圖

3.3 自適應(yīng)前瞻算法的實(shí)際應(yīng)用測試

對于ARM與DSP雙核架構(gòu)的數(shù)控系統(tǒng)平臺，DSP作為運(yùn)算器運(yùn)行運(yùn)動(dòng)控制算法，ARM作為控制器，負(fù)責(zé)數(shù)據(jù)的顯示和伺服控制等。DSP需要實(shí)時(shí)地從ARM端得到初始位置信息，并將計(jì)算結(jié)果寫回，所以在實(shí)際應(yīng)用中除了算法的執(zhí)行時(shí)間外，還有雙核通信延遲，為滿足該雙核架構(gòu)數(shù)控系統(tǒng)平臺實(shí)時(shí)性能要求，算法的執(zhí)行時(shí)間和雙核通信時(shí)間必須同時(shí)考慮。如圖9為將該算法運(yùn)用于該平臺通信中間件后的時(shí)間總和。最大延遲在6.2ms，小于系統(tǒng)要求的最大時(shí)間，可見具有很好的實(shí)時(shí)性，滿足系統(tǒng)要求。

圖9 自適應(yīng)前瞻算法實(shí)際應(yīng)用延遲

4 結(jié)論

本文介紹了基于ARM與DSP構(gòu)建雙核架構(gòu)嵌入式數(shù)控系統(tǒng)平臺的軟硬件設(shè)計(jì)，提出了基于該平臺自適應(yīng)速度前瞻算法的DSP優(yōu)化方法。并對其優(yōu)化前后的算法性能進(jìn)行了對比實(shí)驗(yàn)分析。

通過對算法執(zhí)行時(shí)間進(jìn)行測量與分析，證明了優(yōu)化后的自適應(yīng)前瞻算法完全能滿足數(shù)控系統(tǒng)實(shí)時(shí)性能要求，為實(shí)現(xiàn)基于多核嵌入式平臺高速、高精數(shù)控系統(tǒng)提供了理論和實(shí)驗(yàn)依據(jù)。

［1］范克東，肖世德，龔邦明.基于ARM微處理器的嵌入式數(shù)控系統(tǒng)［J］.制造技術(shù)與機(jī)床，2006(1):15－17.

［2］胡毅，于東，李培楠，等.基于現(xiàn)場總線的開放式數(shù)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)［J］.小型微型計(jì)算機(jī)系統(tǒng)，2008(9):1745－1749.

［3］OMAP35x Applications Processor Technical Reference Manual［Z］

［4］徐志明，馮正進(jìn)，汪永生，等.連續(xù)徽小路徑段的高速自適應(yīng)前瞻插補(bǔ)算法［J］.制造技術(shù)與研究，2003(12):20－22.

［5］Blom R S.Design and Developmentof a Real-time Trajectory Planner for the Enhanced Machining Controller Report［OL］. http://www.linuxcnc.org/docs/traofemc.pdf，2007-05-24.

［6］于東，周雷，黃燕，等.微小程序段的動(dòng)態(tài)前瞻處理方法及實(shí)現(xiàn)裝置:中國，ZL200510047751.X［P］.2005，11，18.

［7］李方慧，王飛，何佩琨.TMS320C6000系列 DSPs原理與應(yīng)用［M］.北京:電子工業(yè)出版社，2004.

［8］刁一平，趙曉群.基于TIC6000DSP的C/C++語言代碼效率優(yōu)化［J］.微計(jì)算機(jī)應(yīng)用，2007(5):544－548.

［9］陳松，鄭紅，吳興華，等.基于DSP的數(shù)字圖像預(yù)處理算法優(yōu)化方法［J］.儀器儀表，2010(3):58－59.

(編輯 趙蓉)

Speed Look-ahead Algorithm Research Based on the Multi-core Embedded Numerical Control System

FENG Qiang1，2，HU Yi2，3，YU Dong2，3，LU Xiao-hu1，2，JIA Xiao-bo1，2
(1.Graduate School of Chinese Academy of Sciences，Beijing 100049，China;2.National Engineering Research Center For High-End CNC，Shenyang Institute of Computing Technology，Chinese Academy of Sciences，Shenyang 110168，China)

In order to build the embedded numerical control system based on ARMand DSP dual-core architecture，needs to transplant the existing numerical control system motion control algorithms to the DSP development environment According to the DSP hardware system to be used.This paper described the hardware and software environment of embedded CNC system platform based onmulti-core architecture，studied the basic principles of CNC adaptive speed look-ahead algorithm，and completed the optimization of CNC adaptive speed look-ahead algorithm for C64X+series DSP.finally，completed the comparison experiment and practical application test for the algorithm efficiency.The result proved that the CNC adaptive speed look-ahead algorithm can meet the requirements of the embedded numerical control system for ARMand DSP dual-core architecture.

multi-core embedded CNC;speed look-ahead algorithm;DSP algorithm optimization

TH165;TP399

A

1001－2265(2013)03－0016－05

2012－08－15

國家科技重大專項(xiàng)課題(2011ZX04016－071)

馮強(qiáng)(1987—)，男，四川小金人，中科院沈陽計(jì)算技術(shù)研究所碩士研究生，從事數(shù)控系統(tǒng)研究，(E－mail)fengqiang6863@sina.com。