摘 要：通過對SOC設(shè)計(jì)、測試工具的分析，以及測試系統(tǒng)架構(gòu)的分析形成一個(gè)全方位的整合，以便于更加直觀的了解SOC測試系統(tǒng)功能和資源支持。

關(guān)鍵字：SOC設(shè)計(jì) 并發(fā)測試 系統(tǒng)架構(gòu)

中圖分類號：TP311.52 文獻(xiàn)標(biāo)識碼：A 文章編號：1672-3791（2013）01（a）-0021-01

1 SOC設(shè)計(jì)和測試工具

為使并發(fā)測試概念變成現(xiàn)實(shí)，芯片、ATE、DFT和EDA必須共同遵從一些指導(dǎo)性的規(guī)則。要求SOC設(shè)計(jì)師在設(shè)計(jì)初期規(guī)劃出多重功能模塊的數(shù)量和按照并發(fā)測試要求進(jìn)行模塊隔離和分割，這對后期的測試程序開發(fā)、硅芯片調(diào)試、產(chǎn)品測試管理、成品率提高、產(chǎn)品上市時(shí)間和降低成本是密切相關(guān)的。

可測性設(shè)計(jì)中需增加專門用于管理測試的工具，其主要任務(wù)是按照自動和標(biāo)準(zhǔn)化的方法將設(shè)計(jì)芯片的測試問題分割成一系列可以管理的部分。將芯片分割成一系列可測試的模塊，設(shè)計(jì)出每一個(gè)模塊的測試方法，并將其集成于一個(gè)完整的計(jì)劃中，改計(jì)劃既包括內(nèi)部測試方法學(xué)，也包括外部測試方法學(xué)；計(jì)劃也應(yīng)提供選取芯片中埋層功能的方法以及測試結(jié)果引出的方法；該計(jì)劃還應(yīng)該提供診斷以及可能將其定位于單個(gè)的位（bit）故障。在EDA方面，應(yīng)能提供芯片設(shè)計(jì)中可測性設(shè)計(jì)完備性的信息，提供芯片的在片（on-chip）測試和方片（off-chip）測試輔助等信息。

重視芯核集成結(jié)構(gòu)的靈活性，以保證多重芯核的并發(fā)選擇；同樣重要的是BIST控制器的靈活性，以便于對芯片內(nèi)的邏輯電路、存儲器電路和模擬電路啟動并發(fā)測試。要知道，目前的一些總線結(jié)構(gòu)和BIST控制器往往限定于一個(gè)完全的時(shí)序芯核測試選擇機(jī)制，這就從根本上限制了并發(fā)選擇和并發(fā)測試。

EDA/DFT技術(shù)應(yīng)用支持芯片的功率管理和熱效能評估，當(dāng)多個(gè)功能模塊并發(fā)測試時(shí)，這往往成為一個(gè)重要的限制因素，有可能僅僅是由于功耗的緣故限制了同時(shí)測量模塊的數(shù)量。

配套測試工具，（1）借助于設(shè)計(jì)規(guī)則或可測性檢驗(yàn)器可以再設(shè)計(jì)完結(jié)之前提供該SOC設(shè)計(jì)是否滿足并發(fā)測試需要。該檢驗(yàn)器不僅可證明芯片內(nèi)不同模塊之間的獨(dú)立性或不依賴性，而且可以說明有什么樣的交互依賴性，以及如何定位、隔離，可以找出任何有依賴性的模塊。（2）在一個(gè)綜合解決SOC并發(fā)測試的環(huán)境中，應(yīng)該有條件給出一個(gè)能產(chǎn)生有效芯片測試程序的工具。該工具應(yīng)該是基于此前已經(jīng)建立起來的各個(gè)獨(dú)立模塊，并且支持并發(fā)測試的程序。在這樣一個(gè)程序產(chǎn)生后，設(shè)計(jì)師或者測試工程師將在事先即可估算測試某一模塊或一小群模塊需要多長時(shí)間。當(dāng)然，如果遇到功耗問題，限制并發(fā)測試模塊數(shù)量。（3）目前的EDA工具對層次設(shè)計(jì)的支持是受到限制的，大多數(shù)設(shè)計(jì)編譯器只給出平面的設(shè)計(jì)，其中全部功能模塊被組合到一個(gè)單一的模塊中，這種方法對那些不大的硬IP實(shí)體進(jìn)行并發(fā)測試是比較困難的。理論上，EDA支持并發(fā)測試，所以對現(xiàn)有EDA應(yīng)用模型進(jìn)行修改還是必需的。

2 SOC測試系統(tǒng)架構(gòu)

支持并發(fā)測試的一個(gè)重要物質(zhì)基礎(chǔ)就是ATE按引腳資源的獨(dú)立性。在硬件結(jié)構(gòu)上，與傳統(tǒng)資源共享型的系統(tǒng)架構(gòu)不同，采用各引腳具有分別獨(dú)立資源、并且分別獨(dú)立控制的按引腳測試處理器（test processor per pin）結(jié)構(gòu)。按照定義，在這種結(jié)構(gòu)的系統(tǒng)中，每個(gè)引腳都具有各自獨(dú)立的電平發(fā)生的資源。與這種具有資源獨(dú)立的硬件架構(gòu)對應(yīng)的就是相應(yīng)軟件開發(fā)。使用軟件的方法使其具有并發(fā)測試能力，并將這種測試開發(fā)能力與調(diào)試能力一同集成到測試系統(tǒng)的操作系統(tǒng)軟件環(huán)境中。軟件環(huán)境必須包括對測試通道按端口的動態(tài)分組能力以及實(shí)現(xiàn)完全的測試控制能力，這其中也包括定時(shí)按端口的獨(dú)立性，同時(shí)為用戶提供以端口為基礎(chǔ)的SOC功能調(diào)試環(huán)境。

參考文獻(xiàn)

[1]時(shí)萬春.系統(tǒng)芯片（SOC）測試[J].電子測量與儀器時(shí)報(bào)，2004，18：10-15.

[2]L.T. Wang Martin Fisher.Concurrent Testing Races to Catch up with SOCs Integrated Communication Design （ICD），2001.