摘 要：主要介紹了專用集成電路CPU計算機輔助設計工具的方法和步驟、設計過程中遇到的問題和解決方案，以及用CAD設計新型微處理器應該注意的問題。
　　關鍵詞：專用集成電路 計算機輔助設計工具 新型微處理器
　　中圖分類號：TN401文獻標識碼：A文章編號：1672-3791（2012）09（a）-0117-01
　　新型微處理器設計必須努力達到在可接受的耗電量和芯片面積條件下的最高性能。因此，芯片工具方法論通常具有挑戰(zhàn)性和兩個突出的特點：基本構件是晶體管，晶體管的尺寸可以單獨地控制并能夠和其它的晶體管組成不同的邏輯族；物理設計是分塊的、詳細計劃的，而且在實施細節(jié)被設計出來之前就要提交。
　　1 微結(jié)構設計和電路可行性研究工具
　　微結(jié)構設計的目標是建立一個性能模型和一個微結(jié)構文檔，該文檔包含細致的流程圖和具有重要性能的通路。該性能模型通常被高度參數(shù)化以便在主要的結(jié)構特性上施行中產(chǎn)生更多“如果-怎么樣”的測試。該設計過程完全是人工的。該性能模型通常用高級編程語言寫成，所以這里僅需要一個好的文本編輯器和語言編譯器。對于微結(jié)構文檔的編寫，通常具有畫圖功能的字處理器就足夠了。
　　電路可行性研究的目標是確保微結(jié)構可以實現(xiàn)。基于微結(jié)構的知識，電路設計者將芯片分成許多塊并創(chuàng)建一個芯片級的底層計劃來涵蓋這些模塊。多種分配電源的計劃被測試之后，選擇最優(yōu)者。
　　電路可行性研究層次的基本工具是：電路圖編輯器和連線器、布線編輯器和寄生抽取器、SPICE仿真器。絕大多數(shù)商品化的電路圖編輯器、布線編輯器、寄生抽取器和SPICE仿真器都有電路可行性研究能力。
　　為了方便芯片底層計劃的設計，上面的工具能夠執(zhí)行“如果-怎么樣”的測試、芯片分區(qū)、模塊管腳布局和綜合網(wǎng)絡連線，并具有許多不同的用戶控制算法。然而，由于底層計劃創(chuàng)建于設計的最早階段，這些工具在操作部分完成設計數(shù)據(jù)。絕大多數(shù)的商業(yè)化工具都沒有為此目的而設計。
　　為了確保整體時序說明的完整性，一個用于檢查高層模塊之間時序和整體網(wǎng)絡線路一致性的工具是必須的。不論何時，只要某些模塊中有局部變化，整體時序?qū)㈦S之而變化。該工具用于檢查帶有新時序的問題。
　　2 寄存器傳輸級（RTL）模型設計工具
　　RTL模型設計設計的目標是創(chuàng)建一個RTL層次的仿真模型，該模型反映微結(jié)構的意圖，邏輯校驗工程師能夠檢查邏輯的正確性，且包含有足夠的細節(jié)以便能給電路設計人員呈送一份微結(jié)構的詳細說明。
　　由于三個設計數(shù)據(jù)庫（RTL模型、底層計劃、數(shù)據(jù)通路/內(nèi)存電路圖）存在于該層，所以應該設計一個機制用于保持設計數(shù)據(jù)的同步。分區(qū)和引腳影響底層計劃的RTL模型的數(shù)據(jù)。為確保底層計劃和RTL模型同步，一個工具（RTL-to-fp）可以有規(guī)律的輸出最近的分區(qū)信息和管腳信息到底層計劃。為了保持在數(shù)據(jù)通路/內(nèi)存電路和RTL模型之間的連接，可以使用等效性檢查工具。數(shù)據(jù)通路/內(nèi)存電路和它們在底層計劃的模塊表示出了支持這種同步機制需求的工具，如圖1所示。
　　大多數(shù)商業(yè)化的等效檢查器在校驗RTL模型和相應的電路圖網(wǎng)表之間的等效性上不夠智能化。這些商品工具的主要缺陷是：等效處理算法在處理高層RTL模型上不夠智能化；不能理解出現(xiàn)在電路中晶體管級別的多樣性。
　　一種解決方案是使用一個晶體管—布爾—網(wǎng)絡工具翻譯電路網(wǎng)表到RTL模型之中，如可替代檢查過程中RTL模型2（可替代的等效性檢查過程：數(shù)據(jù)通路/內(nèi)存網(wǎng)表→布爾類型化→RTL模型2→邏輯仿真器←RTL模型），并使用一個邏輯仿真器來校驗RTL模型2和起初的RTL模型之間的等效性，這種方法更高效。因為模型2是自動產(chǎn)生，所以不需要維護。然而，它需要一個足夠智能化的工具，該工具至少可以理解在設計中的每一個晶體管的邏輯功能。
　　3 數(shù)據(jù)通路/內(nèi)存原理圖設計工具
　　在微-底層設計計劃階段，設計人員可以使用商用的個人文檔編輯工具來起草微-底層計劃。設計人員也可以使用布線編輯器或一個原理圖編輯器來編輯微--底層計劃。微-底層計劃是基于未完成的高層設計數(shù)據(jù)，在這項工作中還沒有專用的商業(yè)工具。
　　在微-底層計劃構造之后，開始原理圖設計。由于已知的關鍵通路已經(jīng)被確認，并且在電路可行性研究階段已經(jīng)設計，所以畫原理圖通常使用這些關鍵通路作為錨區(qū)。在畫原理圖期間，位于整體時序說明文件中的高層管腳時序說明文件不斷更新以反映已經(jīng)提交的執(zhí)行。
　　4 結(jié)語
　　微處理器有兩個不同于基于標準單元ASIC設計的顯著特點：（1）基于晶體管。（2）直接計劃和較早決定設計工具。要支持這兩個特點，CAD工具需要理解設計中所用到的晶體管的功能，并能夠與完成的部分數(shù)據(jù)協(xié)作，大多數(shù)商業(yè)化工具沒有這些能力。因此，微處理器設計團隊必須大幅度投資業(yè)界工具，以便創(chuàng)建所需要的工具流程。由于微處理器設計團隊比ASIC設計團隊小得多，商人不情愿為基于晶體管微處理器的商業(yè)工具進行投資。因此，需要大量的CAD資源來支持新型微處理器設計項目。
　　參考文獻
　　[1]余晶，余淼.基于CAD模型的特征參數(shù)化定義的方法[J].南京：計算機輔助設計與制造，1998（10）.
　　[2]R.Anderl，R.Mendgen.Modeling with Constrains Theoretical Foundation and Application.Computer Aided Design，1996，28（3）：155-168.
　　[3]譚柏珠，葉邦彥，陳澄洲.基于成組技術的面向?qū)ο驝AD系統(tǒng)的研究[J].廣州：計算機輔助設計與圖形學學報，1999（5