何 偉，趙 海，張 玲

(重慶大學通信工程學院，重慶400030)

0 引言

隨著CCD制造、圖像處理、網(wǎng)絡傳輸?shù)燃夹g的不斷發(fā)展，數(shù)字圖像采集系統(tǒng)已廣泛應用于交通取證、安防監(jiān)控等領域。由于傳統(tǒng)低分辨率圖像質(zhì)量較差，畫面較模糊、細節(jié)不夠明顯常導致違章證據(jù)不夠充分而給交通民警執(zhí)法帶來爭議。高清攝像頭記錄的交通違章車輛圖片清晰直觀、違章事實清楚、證據(jù)性強，能有效解決這一問題。同時也給圖像處理速度和網(wǎng)絡傳輸速率提出了較高的要求，因此，設計了一種基于千兆以太網(wǎng)的高清電子警察取證系統(tǒng)。與傳統(tǒng)電子警察取證系統(tǒng)相比具有圖片清晰直觀、傳輸快速準確、系統(tǒng)集成度高等優(yōu)點。

1 高清電子警察取證系統(tǒng)方案

電子警察取證系統(tǒng)主要由視頻采集模塊、圖像處理模塊、千兆以太網(wǎng)傳輸模塊三部分組成，系統(tǒng)組成如圖1所示。其中高清視頻采集模塊由ICX274與AD9923A組成;圖像處理模塊由FPGA實現(xiàn);千兆物理層芯片采用RTL8212芯片。

圖1 系統(tǒng)硬件結(jié)構框圖Fig 1 Block diagram of system hardware structure

FPGA通過SPI口配置視頻采集模塊AD9923A的寄存器得到CCD驅(qū)動時序，使CCD正常采集圖像，經(jīng)A/D轉(zhuǎn)換后把數(shù)據(jù)送給圖像處理模塊;FPGA將采集到的圖像進行格式轉(zhuǎn)換、校正、幀打包以及媒體訪問協(xié)議的實現(xiàn)后將數(shù)據(jù)送給千兆以太網(wǎng)傳輸模塊;傳輸模塊將數(shù)據(jù)通過千兆物理層芯片發(fā)送到交通控制中心。

2 視頻采集模塊設計［1，2］

2.1 高清攝像機電路設計

ICX274是SONY公司設計生產(chǎn)的一種200萬像素、每秒全像素輸出15幀圖像的高清CCD圖像傳感器，常用于安防和交通監(jiān)控等領域。AD9923A是帶有時序控制器、相關雙采樣、增益放大等功能的模數(shù)轉(zhuǎn)換芯片，除了具有精準的模數(shù)轉(zhuǎn)換功能之外，還可為CCD提供驅(qū)動信號。AD9923A與ICX274組成的高清數(shù)字攝像機電路原理圖如圖2所示。

圖2 基于ICX274與AD9923A電路原理圖Fig 2 Circuit principle diagram based on ICX274 and AD9923A

圖2中，H1A，H1B，H2A，H2B為水平轉(zhuǎn)移控制信號，用來控制各像素點的水平轉(zhuǎn)移。由于CCD水平轉(zhuǎn)移控制信號要求5V的高電平，而AD9923A輸出高電平值只有3.3 V，所以，經(jīng)過升壓芯片74F125升壓之后連接到ICX274的水平轉(zhuǎn)移管腳。V1，V2，V3，V4，V5A，V5B，V6，V7A，V7B，V8直接連接到ICX274垂直轉(zhuǎn)移管腳，以驅(qū)動ICX274的垂直轉(zhuǎn)移時序。VSUB為電子曝光控制信號，RG為電荷清零信號。

ICX274在RG，VSUB，水平轉(zhuǎn)移以及垂直轉(zhuǎn)移信號控制下，依次輸出各像素點的電荷，經(jīng)AD9923A進行相關雙采樣、增益放大、模數(shù)轉(zhuǎn)換后將生成的12bit的數(shù)字信號送給數(shù)字圖像處理單元。

2.2 AD9923A寄存器控制

FPGA通過SPI接口配置AD9923A相關寄存器以實現(xiàn)ICX274時序要求，AD9923A寄存器由12位地址和28位數(shù)據(jù)組成。當控制信號有效時，時鐘信號的上升沿將寫入一位數(shù)據(jù)，每個寄存器要求一次連續(xù)寫入完整的40位數(shù)據(jù)，否則，寄存器數(shù)據(jù)不會更新。

AD9923A與垂直轉(zhuǎn)移時序相關的控制寄存器有:VPAT寄存器組，VSEQ寄存器組，F(xiàn)ield寄存器組。VPAT序列由特定的CCD時序決定，在VPAT序列前面加上起始極性、重復次數(shù)等就構成了VSEQ序列。根據(jù)VPAT序列、VSEQ序列選擇不同數(shù)目的寄存器組，通過配置相關寄存器組的值，產(chǎn)生所需要的垂直轉(zhuǎn)移信號。系統(tǒng)配置成2個VPAT寄存器組，2個VSEQ寄存器組1個Field寄存器組。

與水平驅(qū)動時序控制相關的控制寄存器包括:H1POSLOC，H1NEGLOC，H1H2POL，H3POSLOC，H3NEGLOC，H3H4POL， HLPOSLOC， HLNEGLOC， HLPOL。 其 中H1POSLOC，H3POSLOC，HLPOSLOC 為H1A，H2A，HL 上升沿跳變點位置，H1NEGLOC，H3NEGLOC，HLNEGLOC 為H1A，H2A，HL下降沿跳變點位置，而 H1H2POL，H3H4POL，HLPOL為H1A，H2A，HL信號的起始極性。

3 圖像處理模塊設計

視頻采集模塊得到Bayer格式圖像只有亮度信息，不利于取證系統(tǒng)的應用，采用FPGA進行圖像格式轉(zhuǎn)換和顯示校正，使系統(tǒng)能夠提供清晰的真彩圖像。

3.1 Bayer格式到 RGB 格式轉(zhuǎn)換［3］

ICX274為Bayer濾色器的彩色面陣CCD，Bayer模式是每一個像素點只包含RGB顏色空間中一種分量，其像素排列方式如圖3所示。在Bayer格式圖像的每一個像素點中插入另外2種顏色分量，就可以實現(xiàn)黑白圖像到彩色圖像的轉(zhuǎn)換。采用FPGA實現(xiàn)一種Bayer線性插值算法，實現(xiàn)黑白圖像到彩色圖像的快速轉(zhuǎn)換。

圖3 Bayer色彩濾波模型Fig 3 Bayer color filtering model

用U1，U2，U3，…，U16表示圖3 中各點經(jīng)模數(shù)轉(zhuǎn)換后得到的電壓值，并假設6，7，10，11像素點經(jīng)轉(zhuǎn)換后RGB值分別為R6，G6，B6，R7，G7，B7，R10，G10，B10，R11，G11，B11，Bayer信號到RGB信號轉(zhuǎn)換算法為

3.2 Gamma校正

為了達到較高的顯示質(zhì)量、獲得較好的人眼感觀效果，顯示系統(tǒng)輸出與輸入應呈線性關系。但常用顯示設備的發(fā)光器件是陰極射線管(CRT)，其輸入輸出以γ為指數(shù)的函數(shù)關系:Iv=Cl×，這就造成圖像顯示失真。因此，需要對原始輸入進行預補償處理，使得顯示設備輸出與原始輸入之間建立線性關系。為原始輸入提供一個1/γ的非線性補償:Iin=。其中，Io為原始輸入值，Iin為預補償后的值。把補償之后的值Iin送到CRT顯示，可得到輸出值Iv為:Iv=經(jīng)這種處理后，顯示硬件設備的γ失真相抵消。

經(jīng)過格式轉(zhuǎn)換后，輸出24 bit真彩色圖像。計算出從0到255的Gamma校正值，分別得到R，G，B的Gamma校正表。每張表的大小為2 048 bit。將這三張表存儲在FPGA的內(nèi)部RAM中，通過查表的方式實現(xiàn)Gamma校正。

4 千兆以太網(wǎng)傳輸系統(tǒng)設計［4，5］

經(jīng)過圖像處理模塊之后，每秒鐘數(shù)據(jù)量非常大，傳統(tǒng)的百兆網(wǎng)絡遠遠不能滿足要求，所以，系統(tǒng)采用千兆以太網(wǎng)傳輸。

4.1 千兆以太網(wǎng)體系結(jié)構

千兆以太網(wǎng)對應OSI七層模型中的數(shù)據(jù)鏈路層和物理層。數(shù)據(jù)鏈路層包括邏輯鏈路控制(LLC)子層和媒體訪問控制(MAC)子層，其中MAC層主要完成數(shù)據(jù)封裝、解封裝以及媒體訪問管理兩大功能;物理層實現(xiàn)數(shù)據(jù)的收發(fā)。為了減少硬件設計上芯片數(shù)量、簡化連接關系，采用FPGA實現(xiàn)MAC層協(xié)議，使用RTL8212實現(xiàn)物理層數(shù)據(jù)收發(fā)。

4.1.1 MAC 層以太網(wǎng)的幀格式

以太網(wǎng)站點發(fā)送數(shù)據(jù)是按以太網(wǎng)幀格式在總線上傳輸?shù)?，將標準的幀格式做一個簡化處理，以降低系統(tǒng)復雜度。簡化的以太網(wǎng)MAC幀結(jié)構如表1所示。

表1 簡化的MAC幀格式Tab 1 Simplified MAC frame format

前導碼為7字節(jié)0x55，使網(wǎng)絡兩端的物理層達到穩(wěn)定同步狀態(tài);起始位為固定值0xD5，表示幀的開始;目的地址用于識別需要接收幀的站點;源地址用于識別發(fā)送幀的站點;長度表示數(shù)據(jù)的長度;數(shù)據(jù)表示需要在以太網(wǎng)中發(fā)送的數(shù)據(jù);校驗位由802.3規(guī)定的校驗公式?jīng)Q定，作用范圍從目的地址到數(shù)據(jù)段。

4.1.2 媒體訪問管理

千兆以太網(wǎng)有半雙工和全雙工2種工作方式，MAC針對不同的工作方式有不同的處理方式。在半雙工模式下媒體訪問管理模塊主要實現(xiàn)CSMA/CD協(xié)議，它包含了兩方面含義:

1)載波偵聽:在MAC子層向物理層傳輸數(shù)據(jù)之前，首先對網(wǎng)絡進行載波偵聽，如果偵聽到載波，說明有數(shù)據(jù)正在傳輸，本地數(shù)據(jù)必須在載波消失后還要等待一個時間間隙后才開始發(fā)送數(shù)據(jù)。

2)沖突檢測:當2個及以上站點同時向網(wǎng)絡發(fā)送數(shù)據(jù)就會有產(chǎn)生沖突。MAC檢測到?jīng)_突后，站點便向網(wǎng)絡發(fā)送擁塞序列。如果在發(fā)送前導碼期間檢測到?jīng)_突，則將前導碼和起始位發(fā)送完之后再發(fā)送32位的擁塞序列。如果沖突發(fā)生在前導碼發(fā)送完成之后，則站點立即發(fā)送32位的擁塞序列。

全雙工模式下允許發(fā)送站點和接收站點采用點對點的連接，不需要載波偵聽和沖突檢測，只需要完成數(shù)據(jù)的封裝。

4.2 MAC子層協(xié)議的FPGA實現(xiàn)

由于系統(tǒng)只需要將采集到的數(shù)據(jù)發(fā)送到交通控制中心，而不接收其他站點數(shù)據(jù)，所以，MAC子層協(xié)議硬件模塊由控制模塊與發(fā)送模塊2部分組成。MAC子層實現(xiàn)硬件結(jié)構如圖4所示。

圖4 MAC控制器硬件結(jié)構框圖Fig 4 Block diagram MAC controller hardware structure

4.2.1 控制模塊

控制模塊包含總線接口、控制寄存器、發(fā)送數(shù)據(jù)緩沖區(qū)、GMII管理4個部分?？偩€接口部分實現(xiàn)與其他3個模塊之間的數(shù)據(jù)交換;發(fā)送數(shù)據(jù)緩沖區(qū)是圖像數(shù)據(jù)與發(fā)送模塊之間的數(shù)據(jù)通道，采用FPGA中的FIFO作為緩沖區(qū)，通過判斷FIFO中存儲數(shù)據(jù)的狀態(tài)來確定何時開始發(fā)送數(shù)據(jù);控制寄存器模塊主要用于功能參數(shù)的設置和狀態(tài)信息的存儲;GMII管理模塊實現(xiàn)對物理層的管理。

4.2.2 發(fā)送模塊

發(fā)送模塊用于MAC層數(shù)據(jù)打包和CSMA/CD協(xié)議的實現(xiàn)，發(fā)送控制狀態(tài)機是發(fā)送模塊的核心，使各個功能子模塊按照一定的時序協(xié)同工作。分為8個狀態(tài)來完成數(shù)據(jù)的發(fā)送，其狀態(tài)轉(zhuǎn)移圖如圖5所示。

1)IDLE:復位狀態(tài)，系統(tǒng)復位后進入IDLE狀態(tài)，當數(shù)據(jù)緩沖區(qū)存儲了規(guī)定的數(shù)據(jù)后，系統(tǒng)就進入DEFE狀態(tài)。

2)DEFE:延遲狀態(tài)，在此狀態(tài)下，如果沒有偵聽到載波CS就進入IPG狀態(tài)，當偵聽到載波信號時則放棄本次幀的發(fā)送。

3)lPG:幀間隙狀態(tài)，在半雙工模式下達到設定的間隙時間且沒有載波信號出現(xiàn)進入PRE狀態(tài)，在全雙工模式下，當計數(shù)器計數(shù)到設定的幀間隙時間時，進入PRE狀態(tài)。

4)PRE:前導碼狀態(tài)，當進入PRE后，開始發(fā)送前導碼。在此期間如果未檢測到?jīng)_突發(fā)生，則進入SDF狀態(tài)。如果出現(xiàn)沖突，發(fā)送完前導碼后進入JAM狀態(tài)。

5)SDF:起始位狀態(tài)，進入SDF狀態(tài)后，開始發(fā)送起始字符，在此期間如果未檢測到?jīng)_突發(fā)生，則進入DATA狀態(tài)。如果出現(xiàn)沖突，發(fā)送完起始符后進入JAM狀態(tài)。

6)DATA:數(shù)據(jù)狀態(tài)，在Data狀態(tài)開始發(fā)送緩沖區(qū)FIFO中的數(shù)據(jù)，在發(fā)送幀過程中未出現(xiàn)沖突，進入CRC狀態(tài)，如果出現(xiàn)沖突，則進入JAM狀態(tài)。

7)CRC:幀校驗狀態(tài)，在發(fā)送幀校驗碼后進入DEFE狀態(tài)，如果出現(xiàn)沖突，則進入發(fā)送阻塞碼狀態(tài)JAM。

8)JAM:阻塞狀態(tài)，發(fā)送完四字節(jié)的阻塞序列后進入到延時狀態(tài)DEFE。

5 測試結(jié)果

實際測試結(jié)果如表2所示。

表2 測試結(jié)果Tab 2 Test results

實驗表明:設計的千兆以太網(wǎng)系統(tǒng)傳輸距離遠、穩(wěn)定性高、利用率接近100%。

6 結(jié)論

設計的基于千兆以太網(wǎng)電子警察取證系統(tǒng)，有效地解決了高清圖像采集、處理與數(shù)據(jù)的快速傳輸。經(jīng)過實際測試，系統(tǒng)每秒可以穩(wěn)定采集、處理、傳輸15幀200萬像素的圖像數(shù)據(jù)，完全滿足電子警察取證系統(tǒng)對圖像質(zhì)量和高傳輸速率的要求。對于其他的監(jiān)控系統(tǒng)或傳輸系統(tǒng)，都有一定的參考價值。

［1］Analog Devices Inc.CCD signal processor with v-driver and precision timing generator:AD9923A［Z］.Analog Devices Inc，2006.

［2］莫斯特，吳志紅.200萬像素數(shù)字攝像機設計及關鍵技術研究［J］.光電工程，2009，36(5):117－121.

［3］楊 華，佟首峰.基于FPGA到Bayer到RGB圖像格式轉(zhuǎn)換設計［J］.現(xiàn)代電子技術，2010，33(2):123－124.

［4］吳俊杰.IEEE802.3以太網(wǎng)MAC控制器的設計［D］.南京:東南大學，2008.

［5］郭 俊.以太網(wǎng)媒體訪問控制(MAC)及其FPGA實現(xiàn)研究［J］.現(xiàn)代電子技術，2008(10):88－90.