徐 靜，陳玉蓉，洪根深

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 引言

SOI技術(shù)因?yàn)槠涔枘ず鸵r底之間由絕緣二氧化硅完全隔離，所以SOI器件相對(duì)于體硅器件收集單粒子產(chǎn)生的電子空穴對(duì)的體積減小，從而漏極收集電荷相對(duì)體硅明顯減小。因而SOI技術(shù)一直以來被用于集成電路的單粒子加固[1]。

目前抗輻射SRAM的研制通常是“設(shè)計(jì)-制造-實(shí)驗(yàn)”的反復(fù)過程，代價(jià)非常昂貴，而且周期很長。本文采用silvaco軟件對(duì)不同溝道寬度的0.8μm SOI BTSNMOS器件進(jìn)行了三維SEU仿真，然后將仿真得到的漏端電流代入HSPICE進(jìn)行SRAM六管單元進(jìn)行仿真，建立了一種快速評(píng)估SRAM單元抗單粒子翻轉(zhuǎn)能力的方法。

2 三維NMOS 器件SEU仿真

首先，應(yīng)用silvaco軟件里的devedit3d功能，建立了不同溝道寬度的0.8μm SOI BTSNMOS器件結(jié)構(gòu)模型，這個(gè)模型的各項(xiàng)工藝參數(shù)是基于中國電科58所標(biāo)準(zhǔn)0.8μm SOI工藝平臺(tái)建立的。器件結(jié)構(gòu)采用BTS結(jié)構(gòu)，源和體短接在一起，柵氧厚度Tox=17.5nm，頂層硅膜厚度Tsi=160nm，埋氧厚度Box=375nm。建成的兩個(gè)模型結(jié)構(gòu)寬長比（W/L）分別為4.8/0.8和2.8/0.8。

器件模型建立后，采用Atlas進(jìn)行了器件模擬，模擬時(shí)器件的電壓偏置條件是柵上電壓VG接0V，漏上電壓接5V，源和襯底都接地，如圖1所示，入射粒子方向垂直于器件表面[2,3]，入射點(diǎn)為遠(yuǎn)離體接觸的漏體節(jié)敏感節(jié)點(diǎn)。在模擬中采用以下物理模型：SRH模型、AUGER模型、CVT模型、BGN模型。在模擬單粒子效應(yīng)時(shí)，采用silvaco的singleeventupset模塊，單粒子效應(yīng)產(chǎn)生的電子-空穴的時(shí)間分布為高斯分布：，分布特征值T0=50ps， TC=400ps，半徑特征尺寸radius為0.6。

3 SOI SRAM單元的單粒子翻轉(zhuǎn)模擬

SRAM單元采用典型的六管單元，其中節(jié)點(diǎn)1的初始電位為5V，節(jié)點(diǎn)2的初始電位為0V。使用HSPICE軟件對(duì)SRAM基礎(chǔ)單元單粒子翻轉(zhuǎn)效應(yīng)進(jìn)行模擬，具體操作是用一個(gè)加在敏感節(jié)點(diǎn)1和地0之間的電流源來模擬高能粒子射入敏感區(qū)域后產(chǎn)生的瞬時(shí)電流[4]，如圖2所示。其中SRAM單元的NMOS和PMOS器件采用兩套不同溝道寬度的方案，但是NMOS和PMOS電流驅(qū)動(dòng)比保持一致，具體尺寸如表1所示。

圖2 六管SRAM單元SEU仿真邏輯示意圖

表1 不同方案的器件尺寸對(duì)比

為了驗(yàn)證SRAM單粒子仿真的準(zhǔn)確性，方案B的器件尺寸與實(shí)際進(jìn)行單粒子實(shí)驗(yàn)的SRAM電路一致，并將電路實(shí)際測(cè)試翻轉(zhuǎn)LET閾值與仿真值進(jìn)行對(duì)比，以便進(jìn)行仿真校準(zhǔn)。

4 結(jié)果與討論

本文先用方案B進(jìn)行仿真，將仿真出的SRAM單元翻轉(zhuǎn)LET閾值與實(shí)際測(cè)試值對(duì)比，并通過修正BTS NMOS器件的三維SEU仿真特征值來校準(zhǔn)，使得仿真值與實(shí)際測(cè)量值符合。圖3所示為方案B不同LET情況下，SRAM單元節(jié)點(diǎn)1的電壓變化。從圖3可以看出，LET翻轉(zhuǎn)閾值介于40MeV·mg-1·cm2和49MeV·mg-1·cm2之間，與電路實(shí)際測(cè)量值吻合。因此，采用三維器件SEU仿真中的特征值是可以反映電路的實(shí)際單粒子翻轉(zhuǎn)效應(yīng)的。圖4所示為溝道寬度W分別為2.8μm和4.8μm的NMOS器件在LET=49MeV·mg-1·cm2的電流脈沖仿真值對(duì)比，可以看出兩個(gè)器件的LET電流脈沖峰值相當(dāng)，W為4.8μm的器件LET脈沖峰值稍寬，證明兩種器件的體接觸都是很充分的，有效地遏制了寄生三極管效應(yīng)[5]。

圖3 方案B SRAM單元節(jié)點(diǎn)1翻轉(zhuǎn)LET仿真

圖4 LET=49MeV·mg-1·cm2不同器件的仿真電流

圖5～圖7所示分別為LET=40MeV·mg-1·cm2、49MeV·mg-1·cm2、59MeV·mg-1·cm2下，方案A和方案B中SRAM六管單元節(jié)點(diǎn)1受轟擊后的電壓曲線對(duì)比。從圖中可以看出方案B中節(jié)點(diǎn)1的LET翻轉(zhuǎn)閾值明顯低于方案A。方案B的LET翻轉(zhuǎn)閾值介于40MeV·mg-1·cm2和49MeV·mg-1·cm2之間，而方案A的LET翻轉(zhuǎn)閾值則在59MeV·mg-1·cm2之上。這主要是因?yàn)榉桨窤中的器件溝道寬度W比方案B中大，因而驅(qū)動(dòng)電流也相對(duì)較大，在受到單粒子轟擊后受脈沖電流的影響也相對(duì)較小，因而LET翻轉(zhuǎn)閾值也相對(duì)高一些。

圖5 LET=40MeV·mg-1·cm2翻轉(zhuǎn)仿真對(duì)比

圖6 LET=49MeV·mg-1·cm2翻轉(zhuǎn)仿真對(duì)比

采用這種方法，將高能粒子入射敏感節(jié)點(diǎn)后產(chǎn)生的瞬時(shí)電流帶入邏輯網(wǎng)表中進(jìn)行HSPICE仿真，節(jié)省了大量時(shí)間，并且通過與實(shí)測(cè)值的對(duì)比與校準(zhǔn)，實(shí)現(xiàn)了模擬結(jié)果對(duì)實(shí)際情況的反映[6]。對(duì)于58所標(biāo)準(zhǔn)0.8μm PD SOI平臺(tái)，能實(shí)現(xiàn)LET翻轉(zhuǎn)閾值在49MeV·mg-1·cm2的SRAM電路加工。如果適當(dāng)增加器件的溝道寬度，提高器件的驅(qū)動(dòng)能力，理論上可以將LET翻轉(zhuǎn)閾值提高到59MeV·mg-1·cm2以上。

圖7 LET=59MeV·mg-1·cm2翻轉(zhuǎn)仿真對(duì)比

5 結(jié)論

本文通過將高能粒子入射敏感節(jié)點(diǎn)后產(chǎn)生的瞬時(shí)電流帶入邏輯網(wǎng)表中進(jìn)行HSPICE仿真的辦法，實(shí)現(xiàn)了對(duì)SRAM單元翻轉(zhuǎn)效應(yīng)的仿真，對(duì)于快速評(píng)估抗輻射電路設(shè)計(jì)具有重要意義。通過對(duì)器件溝道寬度方案的選擇仿真對(duì)比，發(fā)現(xiàn)增加器件的溝道寬度提高驅(qū)動(dòng)能力，可以有效提高LET翻轉(zhuǎn)閾值。

[1] 楊毅，尹常永，吳春瑜.PD SOI SRAM單元的單粒子加固方法[J].核電子學(xué)與探測(cè)技術(shù)，2008, 28（6）.

[2] P Roche, J M Palau, K Belhaddad, et al. SEU reponse of an entire SRAM cell simulated as one contiguous three dimensional device domain[J]. IEEE Trans.Nucl.Sci.,Dec.1998, 45∶ 2 534-2 544.

[3] P Roche, J M Palau, C Tavemier, et al. Determination on key parameters for SEU using full cell 3-D SRAM simulations[J]. IEEE Trans.Nucl.Sci, 1999, 46∶ 1 354-1 362.

[4] Messenger G C. Collection of charge on junction nodes from ion tracks[J]. IEEE Trans Nuclear Science, 1982, 29（6）∶2 024.

[5] 趙發(fā)展，郭天雷，海潮和，等.SOI NMOSFET單粒子效應(yīng)的3-D模擬[J].核電子學(xué)與探測(cè)技術(shù)，2008, 28（1）.

[6] 劉征，孫永節(jié)，李少青，等.SRAM單元單粒子翻轉(zhuǎn)效應(yīng)的電路模擬[J].半導(dǎo)體學(xué)報(bào)，2007, 28（1）.