蘇 宏，全 閔，于 宇，趙耀軍

（1.機(jī)電動(dòng)態(tài)控制重點(diǎn)實(shí)驗(yàn)室，陜西 西安 710065；2.西安機(jī)電信息技術(shù)研究所，陜西 西安 710065）

0 引言

在科學(xué)試驗(yàn)或工程中，可能會(huì)需要一個(gè)可以連續(xù)調(diào)整頻率的信號(hào)源。例如在步進(jìn)電機(jī)控制系統(tǒng)中，步進(jìn)電機(jī)的轉(zhuǎn)速范圍為0.01r／s至幾十轉(zhuǎn)每秒，那么就需要信號(hào)源的頻率從幾赫茲到10kHz線性連續(xù)變化［1］。同樣在雷達(dá)成像中需要大的時(shí)寬、帶寬積的線性調(diào)頻信號(hào)以取得高分辨圖像。如果采用模擬鎖相環(huán)方法［2］是非常困難的，采用直接數(shù)字頻率合成器（Direct Digital Frequency Synthesis簡(jiǎn)稱DDS）技術(shù)［3］，就可以很容易地實(shí)現(xiàn)上述要求。目前常用DDS芯片抗輻照特性不強(qiáng)，且產(chǎn)生同等帶寬線性調(diào)頻信號(hào)，相比直接數(shù)字頻率合成法，采樣時(shí)鐘需要提高到2倍，為保證高頻率采樣時(shí)鐘的穩(wěn)定性就需要利用放大器或變壓器將單端時(shí)鐘轉(zhuǎn)換為差分時(shí)鐘，提高了設(shè)計(jì)復(fù)雜性。同樣，利用FPGA控制內(nèi)置ROM讀表法，由于FPGA的內(nèi)置ROM存貯量有限，也產(chǎn)生不了時(shí)寬長(zhǎng)線性調(diào)頻信號(hào)。利用FPGA控制外掛Flash讀表法，需要在板子上外掛Flash，如果線性調(diào)頻信號(hào)的分辨率高，時(shí)寬長(zhǎng)，需要幾塊Flash，使板子結(jié)構(gòu)也復(fù)雜化，無(wú)形增加了風(fēng)險(xiǎn)。據(jù)此，提出基于FPGA的DDS上變頻I、Q雙路基帶線性調(diào)頻信號(hào)產(chǎn)生方法以簡(jiǎn)化硬件設(shè)計(jì)。

1 直接數(shù)字頻率合成器基本原理

直接數(shù)字頻率合成器原理（Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)［4］，它由相位累加器、波形存儲(chǔ)器（sin表）、DA 轉(zhuǎn)換器及低通濾波器等組成［5－6］。下面對(duì)線性調(diào)頻信號(hào)產(chǎn)生的過(guò)程作簡(jiǎn)單說(shuō)明。

參數(shù)：設(shè)線性調(diào)頻信號(hào)的中心頻率為Fcenter，起始頻率為Fbegin，截止頻率為Fend，帶寬B為ΔF，時(shí)寬為T，采樣頻率為Fcollection，初相位為0。

1）調(diào)頻率Ka表示為：

2）DA轉(zhuǎn)換次數(shù)M表示為：

則每個(gè)轉(zhuǎn)換次數(shù)的增加頻率表示為：

3）設(shè)制定的sin表的地址數(shù)為1 024，則相位分辨率為2π／1 024，且該sin表的幅值為1～1 024，即20～210，則它的幅度分辨率為10位。該原理的相位變化表達(dá)式為：

通過(guò)式（4），可以計(jì)算出M 次轉(zhuǎn)換次數(shù)對(duì)應(yīng)頻率點(diǎn)的相位值，再由相位值在制定的sin表中查找對(duì)應(yīng)的幅度值，從而得到所需的線性調(diào)頻信號(hào)。

圖1是以Altera公司的EP1k30QI208－2FPGA為硬件基礎(chǔ)根據(jù)數(shù)字頻率合成器原理設(shè)計(jì)的單板產(chǎn)生的頻率為－10～10MHz，時(shí)寬為40μs的基帶線性調(diào)頻信號(hào)，此圖為在示波器中以Matlab信號(hào)格式采集。

經(jīng)過(guò)頻譜儀分析，頻譜平坦度達(dá)到0.5dBm，信號(hào)和噪聲功率差大概48dB。圖2是運(yùn)用Matlab編程分析得到該信號(hào)的頻譜圖，由于產(chǎn)生的是單路實(shí)信號(hào)，所以頻譜為對(duì)稱不平整狀。

圖1 單路－10～10MHz線性調(diào)頻信號(hào)時(shí)域波形Fig.1 Single channel－10～10MHz liner FM time domain waveform

圖2 單路－10～10MHz線性調(diào)頻信號(hào)頻譜波形Fig.2 Single channel－10～10MHz liner FM frequency spectrum waveform

2 直接數(shù)字頻率合成器I、Q雙路上變頻

針對(duì)單路實(shí)信號(hào)，頻譜為對(duì)稱不平整，可以設(shè)計(jì)I、Q兩路線性調(diào)頻信號(hào)合成后的頻譜為光滑對(duì)稱平整狀，如圖3所示。

直接產(chǎn)生中頻線性調(diào)頻信號(hào)對(duì)采樣時(shí)鐘的要求非常高，例如要產(chǎn)生以100MHz為中心頻率、帶寬為60MHz的線性調(diào)頻信號(hào)，那么至少要提供260 MHz的采樣時(shí)鐘。如果直接利用數(shù)字頻率合成I、Q雙路頻率為－30～30MHz共60MHz基帶線性調(diào)頻信號(hào)，上變頻為100MHz為中心頻率、帶寬為60MHz的線性調(diào)頻信號(hào)，只要提供60MHz以上的采樣時(shí)鐘即可，時(shí)鐘要求比常規(guī)方法少了2倍的中心頻率大小。此主要原理即為三角公式的合差化積原理，表達(dá)式為：

圖3 I、Q雙路－10～10MHz線性調(diào)頻信號(hào)頻譜波形Fig.3 I／Q twin－channel－10～10MHz liner FM frequency spectrum waveform

設(shè)B為－30～30MHz共60MHz基帶線性調(diào)頻信號(hào)，f0為100MHz中頻信號(hào)，經(jīng)過(guò)流程圖4，可得到100MHz為中心頻率、帶寬為60MHz的線性調(diào)頻信號(hào)，再經(jīng)混頻器上到射頻，即完成發(fā)射信號(hào)的調(diào)制。此即為簡(jiǎn)化硬件設(shè)計(jì)，基于FPGA的DDS上變頻I、Q雙路基帶線性調(diào)頻信號(hào)產(chǎn)生的方法。

圖4 直接數(shù)字頻率合成器I、Q雙路上變頻流程圖Fig.4 DDS I／Q twin－channel up－converted flow chat

通過(guò)直接利用數(shù)字頻率合成I、Q雙路頻率基帶線性調(diào)頻信號(hào)上變頻為中頻線性調(diào)頻信號(hào)，只要提供基帶最高頻率2倍以上的采樣時(shí)鐘即可，時(shí)鐘要求比常規(guī)方法少了，同時(shí)由于采樣頻率的減少使得硬件設(shè)計(jì)大大簡(jiǎn)化，縮短了設(shè)計(jì)和生產(chǎn)周期，增強(qiáng)系統(tǒng)的穩(wěn)定。

3 仿真驗(yàn)證

下面對(duì)利用FPGA產(chǎn)生的I、Q雙路基帶線性調(diào)頻信號(hào)從時(shí)域和頻域進(jìn)行仿真分析。要實(shí)現(xiàn)流程圖4，好的信號(hào)源是關(guān)鍵。如圖5，根據(jù)DDS原理設(shè)計(jì)單板，并產(chǎn)生I、Q雙路－30～30MHz帶寬為60 MHz的基帶線性調(diào)頻信號(hào)，重復(fù)頻率為1kHz，采樣時(shí)鐘為80MHz，示波器采樣頻率為625MHz。圖6為產(chǎn)生I、Q雙路的采集Matlab數(shù)據(jù)時(shí)域波形，時(shí)寬為40μs。

圖5 I路重復(fù)周期為1ms的Matlab時(shí)域波形Fig.5 I channel time domain wave of 1ms repeating cycle wave

圖6 I、Q雙路的Matlab時(shí)域波形Fig.6 I／Q twin－channel Matlab time domain waveform

要使流程圖4順利實(shí)現(xiàn)，I、Q雙路的相位一致性要好，觀察一下時(shí)域波形，看I、Q雙路的幅值是否相差1／4或3／4個(gè)周期，即相位是否相差90°的奇數(shù)倍。

1）將圖6中的Matlab時(shí)域波形放大，對(duì)應(yīng)同一段時(shí)間段，如圖7，I、Q雙路同一時(shí)段的放大Matlab時(shí)域波形，仔細(xì)觀察，發(fā)現(xiàn)在I路幅值為－0.05時(shí)，Q路為0。I路幅值為0時(shí)，Q路為－0.05。即差了3／4周期。

圖7 I、Q雙路同一時(shí)段的放大Matlab時(shí)域波形Fig.7 I／Q twin－channel magnified Matlab time domain waveform in the same period of time

2）既然產(chǎn)生的是I、Q雙路－30～30MHz的基帶線性調(diào)頻信號(hào)，那么理論上將I、Q合成為復(fù)信號(hào)，它的相位曲線為標(biāo)準(zhǔn)的拋物線。將I、Q雙路采集的Matlab數(shù)據(jù)合成為復(fù)信號(hào)，利用Matlab得到相位曲線如圖8，近似標(biāo)準(zhǔn)的拋物線。

3）將產(chǎn)生的I、Q雙路信號(hào)合成為復(fù)信號(hào)后，作FFT變換，就可得到－30～30MHz的基帶線性調(diào)頻信號(hào)的頻譜，如圖9。近似理想的線性調(diào)頻信號(hào)頻譜，完全可以達(dá)到實(shí)際應(yīng)用的要求。

仿真結(jié)果表明：利用FPGA產(chǎn)生I、Q雙路基帶線性調(diào)頻信號(hào)的結(jié)果達(dá)到實(shí)用工程化要求?？稍诨鶐Х秶鷥?nèi)產(chǎn)生大頻帶I、Q正交基帶線性調(diào)頻信號(hào)，通過(guò)正交調(diào)制產(chǎn)生寬帶中高頻信號(hào)，避免了中頻線性調(diào)頻信號(hào)由于時(shí)鐘限制，只能產(chǎn)生小頻帶基帶線性調(diào)頻信號(hào)，再通過(guò)倍頻器放大頻帶所帶來(lái)的噪聲影響和波形變形的問(wèn)題。

圖8 I、Q雙路合成為復(fù)信號(hào)的相位曲線Fig.8 Phase curve of I／Q twin－channel synthesized complex signal

圖9 I、Q雙路合成為復(fù)信號(hào)的幅頻特性曲線Fig.9 Amplitude－frequency Curve of I／Q twin－channel synthesized complex signal

4 結(jié)論

本文提出了基于FPGA的DDS上變頻I、Q雙路基帶線性調(diào)頻信號(hào)產(chǎn)生方法。根據(jù)DDS原理產(chǎn)生I、Q雙路基帶線性調(diào)頻信號(hào)，利用乘法器分別與要達(dá)到的變頻信號(hào)的中心頻率相乘并通過(guò)加法器求和，根據(jù)合差化積原理，產(chǎn)生所需的線性調(diào)頻信號(hào)，再經(jīng)混頻器上到射頻，實(shí)現(xiàn)發(fā)射信號(hào)的調(diào)制。仿真結(jié)果表明：該方法產(chǎn)生的調(diào)頻信號(hào)從時(shí)域和頻域均滿足工程化要求，有效地簡(jiǎn)化了調(diào)頻信號(hào)源硬件設(shè)計(jì)。由于芯片等級(jí)不高，信號(hào)指標(biāo)有待提高，可通過(guò)更高級(jí)芯片組合（FPGA，DA）產(chǎn)生性能更好的各種信號(hào)。

［1］張少輝.基于DDS技術(shù)構(gòu)建信號(hào)發(fā)生器［J］.中國(guó)科技信息，2007（1）：96－98.ZHANG Shaohui.The sinewave Generator based on direct digital synthesizer［J］.China Science and Technology Information，2007（1）：96－98.

［2］吳士云，葉建芳，劉敏.基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)與仿真［J］.中國(guó)電子商情：通信市場(chǎng)，2009（2）：109－113.WU Shiyun，YE Jianfang，LIU Min.Design and simulation of direct digital frequency synthesizer based on FPGA［J］.Telecom Market，2009（2）：109－113.

［3］蔣一，魏駿，李昊.基于DDS的寬帶雷達(dá)信號(hào)產(chǎn)生技術(shù)研究［J］.國(guó)外電子測(cè)量技術(shù)，2007（2）：47－49.JIANG Yi，WEI Jun，LI Hao.Study on the generation of wide band radar signal based on DDS［J］.Foreign Electronic Measurement Technology，2007（2）：47－49.

［4］盧一喆，蒙美海，張峰，等.基于工具軟件的直接數(shù)字頻率合成器設(shè)計(jì)方法［J］.探測(cè)與控制學(xué)報(bào)，2011，33（6）：42－45.LU Yizhe，MENG Meihai，ZHANG Feng，et al.FPGA DDS Design Based on DSP Builder［J］.Journal of Detection ＆ Control，2011，33（6）：42－45.

［5］楊秀增.基于FPGA和DDS的信號(hào)源設(shè)計(jì)［J］.電子設(shè)計(jì)工程，2009（11）：13－14，17.YANG Xiuzeng.Design of a signal generator based on FPGA and DDS［J］.Electronic Design Engineering，2009（11）：13－14，17.

［6］李勇，艾竹君，劉巧云，等.基于FPGA的DDS設(shè)計(jì)方法［J］.低溫與超導(dǎo)，2007（6）：88－91.LI Yong，AI Zhujun，LIU Qiaoyun，et al.A design for DDS based on FPGA［J］.Cryogenics and Superconductivity，2007（6）：88－91.