賀貝，張友獎(jiǎng)，徐旺生

（1.武漢華中數(shù)控股份有限公司紅外事業(yè)部，武漢 430074；2.武漢烽火網(wǎng)絡(luò)有限責(zé)任公司）

1 系統(tǒng)架構(gòu)

紅外視頻監(jiān)測(cè)系統(tǒng)的FPGA部分由5個(gè)模塊組成，分別是I2C配置模塊、圖像采集模塊、YUV2RGB模塊、SRAM控制模塊、VGA控制模塊。配置模塊通過(guò)I2C總線來(lái)對(duì)ADV7181B芯片進(jìn)行配置。配置成功后，ADV7181B將產(chǎn)生圖像采集模塊所需的行場(chǎng)同步信號(hào)，并將紅外攝像頭輸入的復(fù)合視頻信號(hào)轉(zhuǎn)化為標(biāo)準(zhǔn)的NTSC／PAL制式，輸入到圖像采集模塊；圖像采集模塊用來(lái)提取YUV（BT656）圖像中的有效數(shù)據(jù)；YUV2RGB模塊將YUV圖像數(shù)據(jù)轉(zhuǎn)化為RGB格式以供VGA顯示；VGA控制模塊用來(lái)產(chǎn)生D／A芯片（ADV7123）工作的同步信號(hào)、圖像數(shù)據(jù)，以及控制圖像數(shù)據(jù)從SRAM中讀出。紅外視頻監(jiān)測(cè)系統(tǒng)框圖如圖1所示。

2 系統(tǒng)硬件設(shè)計(jì)

2.1 I 2C配置模塊

ADV7181B是Analog公司的一款應(yīng)用廣泛的視頻解碼芯片。該芯片自動(dòng)監(jiān)測(cè)輸入的復(fù)合視頻信號(hào)，通過(guò)I2C總線配置接口，可選擇圖像輸出方式（NTSC／PAL等），本文以輸出NTSC制式視頻圖像為例，給出了所需配置的寄存器地址和配置參數(shù)值，NTSC制式視頻圖像寄存器地址和配置參數(shù)值如表1所列。

表1 NTSC制式視頻圖像寄存器地址和配置參數(shù)值（十六進(jìn)制）

圖1 紅外視頻監(jiān)測(cè)系統(tǒng)結(jié)構(gòu)框圖

ADV7181B芯片作為I2C總線通信的從器件，其ALSB引腳電平的高低所對(duì)應(yīng)的器件地址是不同的，從器件讀寫(xiě)地址如表2所列，本系統(tǒng)將ALSB引腳接地，寫(xiě)地址設(shè)置為0x40，所有地址代碼用十六進(jìn)制表示。

表2 從器件讀寫(xiě)地址

2.2 圖像采集模塊

NTSC默認(rèn)輸出的圖像為奇偶場(chǎng)交替輸出，數(shù)據(jù)信號(hào)和行場(chǎng)同步信號(hào)時(shí)序關(guān)系如圖2所示。奇偶場(chǎng)分別有253有效行，本文獲取其偶數(shù)場(chǎng)圖像用于傳輸和顯示。BT.656定義了一個(gè)并行的硬件接口，傳輸?shù)囊曨l圖像格式為YCbCr 4：2：2（Y為亮度信號(hào)，Cb、Cr分別為藍(lán)色信號(hào)分量和紅色信號(hào)分量）。一行圖像數(shù)據(jù)的有效像素為720，一個(gè)像素占用兩個(gè)字節(jié)，格式為CbYCrYCbYCrY。本文采用每?jī)蓚€(gè)像素即每輸出CbYCrY獲取一組CbYCr，這一組數(shù)據(jù)通過(guò)移位寄存器得到3路8位的并行數(shù)據(jù)送入YUV2RGB模塊，此時(shí)有效像素被壓縮成360個(gè)。720×525的圖像數(shù)據(jù)通過(guò)本模塊的采集，可傳送的有效像素為360×253。

一行圖像數(shù)據(jù)的起始／結(jié)束（SAV／EAV）和所在數(shù)據(jù)幀的位置是根據(jù)BT656圖像格式（即根據(jù)檢測(cè)到的ADV7181B輸出數(shù)據(jù)序列“FF，00，00，xy”）來(lái)判斷的。奇數(shù)場(chǎng)的有效行起始時(shí)xy為0xC7，結(jié)束時(shí)xy為0xDA；偶數(shù)場(chǎng)的有效行起始時(shí)xy為0x80，結(jié)束時(shí)xy為0x9D。xy各位含義如表3所列。最高位bit7為固定數(shù)據(jù)1，F(xiàn)＝0表示偶數(shù)場(chǎng)，F(xiàn)＝1表示奇數(shù)場(chǎng)；V＝0表示該行為有效視頻數(shù)據(jù)，V＝1表示該行無(wú)有效視頻數(shù)據(jù)；H＝0表示為SAV信號(hào)（行起始），H＝1表示為EAV信號(hào)（行結(jié)束）；低4位為保護(hù)信號(hào)。

表3 xy字節(jié)各位含義

圖3為SignaltapII觀測(cè)到的圖像數(shù)據(jù)采集時(shí)序。hactive＿even高電平期間為有效圖像數(shù)據(jù)采集階段，yuv＿din為從ADV7181B輸出的8位并行圖像數(shù)據(jù)，當(dāng)“FF 00 00 80”到來(lái)時(shí)，開(kāi)始采集偶數(shù)場(chǎng)圖像的一行有效像素，其中黑線分隔的reg1、reg2、reg3為提取的3路即將送入RGB轉(zhuǎn)化模塊的圖像數(shù)據(jù)。

2.3 YUV2RGB轉(zhuǎn)化模塊

VGA顯示器所需的圖像數(shù)據(jù)為RGB格式，所以需要對(duì)YCrCb進(jìn)行轉(zhuǎn)化，轉(zhuǎn)化公式如下：

浮點(diǎn)運(yùn)算需要大量的FPGA資源，進(jìn)而影響系統(tǒng)性能，本系統(tǒng)采用查找表來(lái)簡(jiǎn)少FPGA運(yùn)算量，將上式中5個(gè)不同的系數(shù)分量分別編寫(xiě)查找表。為進(jìn)一步簡(jiǎn)化運(yùn)算將（1）式兩邊乘以2，以式（1）為例，查找表如下：

設(shè)a＝2×1.164Y，b＝2×1.596Cr式（1）簡(jiǎn)化為：2R＝a＋b－446。若（a＋b）＞446，則 R分量值為（a＋b－446）／2；若（a＋b）＜446，則R分量值為0。

同理可算出G、B分量，即完成了YCrCb到RGB的轉(zhuǎn)化。由于SRAM數(shù)據(jù)線為16位，各取3路8位RGB分量的 R 信 號(hào) （5位），G 信 號(hào) （6位），B信 號(hào) （5位）寫(xiě) 入SRAM。當(dāng)RGB＿wrdata為非零圖像數(shù)據(jù)時(shí)，將其寫(xiě)入SRAM即實(shí)現(xiàn)了分辨率由720×525向360×250的轉(zhuǎn)化。

2.4 SRAM讀寫(xiě)控制模塊

當(dāng)寫(xiě)入360×250的視頻流數(shù)據(jù)量所需的存儲(chǔ)空間為100KB時(shí)，由于FPGA內(nèi)部存儲(chǔ)資源有限，本系統(tǒng)通過(guò)外部SRAM來(lái)存儲(chǔ)圖像數(shù)據(jù)。SRAM所使用的型號(hào)為IS61LV25616，存儲(chǔ)空間為256K×16位，滿足圖像存儲(chǔ)需求。SRAM芯片工作不需要刷新，讀寫(xiě)時(shí)序也不復(fù)雜，當(dāng)向SRAM寫(xiě)入數(shù)據(jù)時(shí)先建立地址和數(shù)據(jù)，然后使能寫(xiě)信號(hào)wr＿n，在wr＿n保持一定時(shí)間后將其復(fù)位，最后釋放地址總線和數(shù)據(jù)總線；當(dāng)從SRAM中讀出數(shù)據(jù)時(shí)，置wr＿n為高電平，同時(shí)使能SRAM讀出信號(hào)，并建立地址。一幀圖像的偶場(chǎng)信號(hào)寫(xiě)入SRAM的波形如圖4所示。

圖4 一幀圖像的偶場(chǎng)信號(hào)寫(xiě)入SRAM的波形

2.5 VGA控制模塊

ADV7123是一個(gè)3路10位信號(hào)輸入的高速D／A芯片，采樣速度最高可達(dá)330MHz，可用于多種顯示系統(tǒng)。本文采用標(biāo)準(zhǔn)的VGA顯示模式640×480＠60Hz，VGA水平／垂直時(shí)序參數(shù)如表4、表5所列。

表4 VGA水平時(shí)序參數(shù)

表5 VGA垂直時(shí)序參數(shù)

VGA控制模塊產(chǎn)生ADV7123的工作時(shí)序，當(dāng)一幀圖像的偶數(shù)場(chǎng)寫(xiě)入SRAM時(shí)，奇數(shù)場(chǎng)時(shí)間段則不再向SRAM中寫(xiě)數(shù)據(jù)，而是從SRAM中讀出圖像數(shù)據(jù)，這樣即可實(shí)時(shí)傳輸圖像。為了實(shí)現(xiàn)圖像的完整性，640×480可顯示區(qū)域?yàn)?60×250，具體代碼如下：

在VGA的有效顯示區(qū)域內(nèi)，將SRAM讀使能，地址自增，即可將圖像信號(hào)從SRAM中讀出。讀出的16位數(shù)據(jù)中，高5位為R信號(hào)分量，中間6位為G信號(hào)分量，低5位為B信號(hào)分量；將這3個(gè)分量賦給各自顏色分量的最高位，低位補(bǔ)零即得到VGA工作的RGB信號(hào)輸出。圖5為奇數(shù)場(chǎng)SRAM讀出地址時(shí)序。VGA控制模塊從SRAM中將圖像波形讀出，rd＿period為高電平時(shí)讀出一幀圖像的偶數(shù)場(chǎng)，sram＿rd＿addr范圍為0～360×250。

圖5 奇數(shù)場(chǎng)SRAM讀出地址時(shí)序

3 硬件設(shè)計(jì)及實(shí)驗(yàn)結(jié)果

3.1 硬件設(shè)計(jì)

FPGA芯片采用Altera公司Cyclone II系列的EP2C35F484C6，它具有較高的性?xún)r(jià)比，內(nèi)部有33 216個(gè)邏輯單元，322個(gè)外部引腳、4個(gè)PLL、66個(gè) M4KRAM塊、8個(gè)I／O BANK。工作需要1.2V電壓和3.3V的I／O電平。本系統(tǒng)采用的芯片封裝為FBGA，PCB制板采用的是4層電路板。由于板子上使用了A／D、D／A數(shù)?；旌闲盘?hào)的芯片，要使電路板達(dá)到好的性能，就需要嚴(yán)格的遵守PCB布板規(guī)則：

①模擬復(fù)合視頻信號(hào)輸入到ADV7181B的走線要盡可能短，數(shù)據(jù)線和時(shí)鐘線也要盡可能短。

②在電源引腳附近添加去耦電容，濾波電容。

③對(duì)芯片的每個(gè)電源（AVDD、DVDD、DVDDIO、PVDD）分開(kāi)供電。

④分隔數(shù)字部分和模擬部分，數(shù)字地和模擬地通過(guò)單點(diǎn)連接。

3.2 實(shí)驗(yàn)結(jié)果

將設(shè)計(jì)調(diào)試好的PCB電路板，接上電源、NTSC制式紅外攝像頭和VGA顯示器進(jìn)行聯(lián)調(diào)，紅外圖像實(shí)時(shí)顯示良好，實(shí)驗(yàn)結(jié)果如圖6所示。調(diào)試結(jié)果證明了該圖像采集系統(tǒng)設(shè)計(jì)的正確性。

結(jié) 語(yǔ)

實(shí)驗(yàn)結(jié)果表明，該紅外實(shí)時(shí)采集系統(tǒng)工作穩(wěn)定。該系統(tǒng)基于FPGA技術(shù)，結(jié)構(gòu)簡(jiǎn)單，可以靈活地根據(jù)需求配置系統(tǒng)，具有開(kāi)發(fā)周期短、擴(kuò)展性好、成本低的特點(diǎn)，有較高的應(yīng)用價(jià)值。

圖6 實(shí)驗(yàn)結(jié)果

編者注：本文為期刊縮略版，全文見(jiàn)本刊網(wǎng)站www.mesnet.com.cn。

［1］楊鵬林，張小飛.FPGA控制實(shí)現(xiàn)圖像系統(tǒng)視頻圖像采集［J］.計(jì)算機(jī)測(cè)量與控制，2003，11（6）：451－454.

［2］Analog Devices.Mulitiformat SDTV Video Decoder ADV7181B DataSheet［EB／OL］.［2011－11］.http：／／www.analog.com／static／imported－files／data＿sheets／ADV7181B.pdf.

［3］Analog Devices.Triple 10－Bit High Speed Video DAC ADV7123 DataSheet.［EB／OL］.［2011－11］.http：／／www.analog.com／static／imported－files／data＿sheets／ADV7123.pdf.

［4］黃坤海.用于溫度檢測(cè)系統(tǒng)的CCD圖像處理的研究［D］.成都：電子科技大學(xué)，2007：29－30.