勾榮

（江蘇廣播電視大學(xué) 江蘇 南京 210019）

現(xiàn)場(chǎng)可編程門陣列FPGA（Field Programmable Gate Array）是美國(guó)Xilinx公司于1984年首先開發(fā)的一種通用型用戶可編程器件。FPGA內(nèi)部由可編程邏輯單元陣列、布線資源和可編程的I/O單元陣列構(gòu)成，包含豐富的邏輯門、寄存器和I/O資源[1]。目前，面向大規(guī)?？删幊唐骷﨔PGA的廣泛應(yīng)用，正在不斷地加速電子設(shè)計(jì)技術(shù)從硬件電路設(shè)計(jì)向“軟”設(shè)計(jì)的過渡。Altium Designer是傳統(tǒng)電路設(shè)計(jì)軟件Protel的高端設(shè)計(jì)版本，除了具備基本的電路原理圖設(shè)計(jì)和PCB設(shè)計(jì)功能外，它的特色主要在于增強(qiáng)了FPGA開發(fā)功能，將電子產(chǎn)品的板級(jí)設(shè)計(jì)、可編程邏輯設(shè)計(jì)和嵌入式設(shè)計(jì)開發(fā)融合在一起[2]。

傳統(tǒng)的FPGA系統(tǒng)設(shè)計(jì)多是基于硬件描述語言VHDL或者Verilog來完成的，需要開發(fā)者具備一定的硬件描述語言知識(shí)，而且這種方式的設(shè)計(jì)就可讀性而言具有一定的復(fù)雜度。Altium Designer提出了一種系統(tǒng)級(jí)的設(shè)計(jì)概念——OpenBus系統(tǒng)[2]，這是一種全新的系統(tǒng)級(jí)的FPGA設(shè)計(jì)方法。這種設(shè)計(jì)方法避開了傳統(tǒng)的FPGA設(shè)計(jì)中用硬件描述語言來編程、仿真和驗(yàn)證等步驟，以更加抽象的方式表示了處理器與外圍設(shè)備間的互聯(lián)，降低了FPGA設(shè)計(jì)的復(fù)雜度，簡(jiǎn)化了FPGA設(shè)計(jì)。

Altium Designer的創(chuàng)新電子設(shè)計(jì)平臺(tái)NanoBoard 3000提供了將嵌入式智能作為設(shè)計(jì)核心的設(shè)計(jì)環(huán)境，在這個(gè)平臺(tái)上可以調(diào)試、下載FPGA嵌入式設(shè)計(jì)，實(shí)現(xiàn)電路硬件設(shè)計(jì)和基于“軟核”處理器的嵌入式軟件設(shè)計(jì)。

1 基于OpenBus系統(tǒng)的設(shè)計(jì)要素

1.1 OpenBus系統(tǒng)

“OpenBus系統(tǒng)”是一個(gè)描述一種使用普通總線實(shí)現(xiàn)整個(gè)系統(tǒng)內(nèi)邏輯功能性“模塊”連接的術(shù)語[2]。通過這種方法，用戶能夠很快地裝配一個(gè)包含滿足應(yīng)用需求的各種功能在內(nèi)的系統(tǒng)。具體來說，OpenBus系統(tǒng)是Altium Designer軟件自帶的高端 IP 模塊，包含 Connectors（連接器）、Processors（處理器）、Memories（存儲(chǔ)器）、Peripherals（外圍設(shè)備）等，如圖1的OpenBus Palette面板所示。設(shè)計(jì)時(shí)可以根據(jù)設(shè)計(jì)需求，直接在OpenBus Palette面板調(diào)用相關(guān)的IP模塊，即OpenBus器件，連接構(gòu)成設(shè)計(jì)系統(tǒng)。但要注意的是，這些IP模塊在調(diào)用后，還需要進(jìn)行相應(yīng)的參數(shù)配置才能使用。這種OpenBus系統(tǒng)的設(shè)計(jì)方法與傳統(tǒng)的將處理器和外圍電路作為元件放置在電路板上不同，它移除了所有低級(jí)別的走線和互連細(xì)節(jié)，能夠快速地構(gòu)建系統(tǒng)。

圖1 OpenBus面板Fig.1 OpenBus palette

1.2 FPGA設(shè)計(jì)元件庫與軟件平臺(tái)搭建器

除了OpenBus Palette面板中的OpenBus器件，要完成FPGA嵌入式設(shè)計(jì)，還需要使用Altium Designer軟件中的FPGA設(shè)計(jì)元件庫。這些元件庫提供了FPGA設(shè)計(jì)中所需的外圍器件。Altium Designer軟件提供的常用的FPGA設(shè)計(jì)元件 庫 有 ：FPGA NB3000 Port-Plugin.IntLib、FPGA Peripherial.IntLib、FPGA Generic.IntLib、FPGA Configurable Generic.IntLib、FPGA Instruments.IntLib 等。

與OpenBus系統(tǒng)配合進(jìn)行FPGA嵌入式設(shè)計(jì)的，還有軟件平臺(tái)搭建器SwPlatform。因?yàn)檫M(jìn)行FPGA嵌入式設(shè)計(jì)時(shí)，F(xiàn)PGA器件的外圍引腳常需要驅(qū)動(dòng)如LED、觸摸屏、揚(yáng)聲器等硬件設(shè)備。而要使這些硬件設(shè)備能正常工作，就要在設(shè)計(jì)中包含相應(yīng)的驅(qū)動(dòng)代碼。這些硬件的驅(qū)動(dòng)代碼無需自行編寫，Altium Designer的軟件平臺(tái)搭建器SwPlatform可以把所有連接外設(shè)所需的低階驅(qū)動(dòng)代碼整合一起。軟件平臺(tái)搭建器SwPlatform采用圖形化方式連接用戶的應(yīng)用程序與底層硬件。在進(jìn)行FPGA設(shè)計(jì)時(shí)，軟件平臺(tái)搭建器SwPlatform可以自動(dòng)地由FPGA設(shè)計(jì)的硬件部分獲取底層硬件的信息。如圖2所示，軟件平臺(tái)搭建器SwPlatform自動(dòng)根據(jù)底層信息（Wrapper，棧層中的 HARDWARE部分）提供對(duì)于硬件的驅(qū)動(dòng)（Driver，棧層中的SOFTWARE PLATFORM部分）以及服務(wù)程序（Context，棧層中的APPLICATION CODE部分）。設(shè)計(jì)時(shí)只需關(guān)注構(gòu)建設(shè)計(jì)本身的應(yīng)用程序代碼，不需要考慮過多的底層驅(qū)動(dòng)代碼。

圖2 軟件平臺(tái)搭建器接口原理圖Fig.2 Schematic diagram of the swplatform interface

1.3 創(chuàng)新電子設(shè)計(jì)平臺(tái)NanoBoard 3000

Altium Designer的創(chuàng)新電子設(shè)計(jì)平臺(tái)NanoBoard 3000，板載Xilinx公司的FPGA芯片Spartan XC3S 1400AN。通過USB接口，將裝有Altium Designer軟件的PC機(jī)與NanoBoard 3000連接，Altium Designer軟件就可以與NanoBoard 3000直接通信，下載并交互地開發(fā)和調(diào)試程序。設(shè)計(jì)過程中無需仿真環(huán)境，加快了開發(fā)流程。

NanoBoard 3000板上資源豐富，含高級(jí)的I2S立體聲系統(tǒng)，有板載放大器、混音器及立體聲揚(yáng)聲器。全面的視頻輸出，包括S-Video、混合視頻的輸入輸出及VGA輸出。標(biāo)準(zhǔn)的存儲(chǔ)器接口，包括IDE、Compact flash及SD內(nèi)存卡。各種標(biāo)準(zhǔn)通信接口，包括 USB、Ethernet、RS-232 串口、CAN、PS/2 mini-DIN。另外，還有各種通用開關(guān)和LED。FPGA設(shè)計(jì)下載前需要配置管腳約束文件，目的是讓設(shè)計(jì)輸入輸出端口與目標(biāo)FPGA器件的管腳對(duì)應(yīng)起來。在Altium Designer軟件中進(jìn)行FPGA嵌入式設(shè)計(jì)，下載程序時(shí)，選擇自動(dòng)配置約束文件功能，就可為FPGA設(shè)計(jì)自動(dòng)添加管腳約束文件。

2 基于OpenBus系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

文中基于OpenBus系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)了一個(gè)32位處理器TSK3000A控制LED的FPGA嵌入式工程。將嵌入式程序代碼 “嵌入”到TSK3000A處理器中，在軟件平臺(tái)搭建器SwPlatform提供底層驅(qū)動(dòng)程序的基礎(chǔ)上，用C語言編寫應(yīng)用程序代碼，控制NanoBoard 3000開發(fā)板上的LED。同時(shí)，自動(dòng)配置FPGA約束文件，在創(chuàng)新電子平臺(tái)NanoBoard 3000上下載程序。程序下載調(diào)試成功后，可以看到LED的亮暗情況與嵌入式代碼中預(yù)先設(shè)計(jì)的一樣，表明設(shè)計(jì)是完全正確的。

2.1 OpenBus系統(tǒng)設(shè)計(jì)與頂層原理圖設(shè)計(jì)

在Altium Designer中新建一個(gè)FPGA工程，為工程添加原理圖文件和OpenBus文件[3-4]。打開OpenBus Palette面板，調(diào)用 LED Controller、連接器 Interconnect、32-bit RISC Processor TSK3000A、SRAM Controller等元件，合理配置OpenBus器件參數(shù)，完成OpenBus文件的設(shè)計(jì)，如圖3所示。

圖3 OpenBus文件設(shè)計(jì)Fig.3 Design of the openbus system

將圖3的OpenBus文件生成原理圖符號(hào)[3]，在設(shè)計(jì)的頂層原理圖中調(diào)用。調(diào)用FPGA設(shè)計(jì)元件庫中的其他外圍組成電路的元器件，連線完成頂層原理圖的設(shè)計(jì)，如圖4所示。

2.2 軟件平臺(tái)搭建器SwPlatform與嵌入式代碼設(shè)計(jì)

本設(shè)計(jì)中要用32-bit RISC Processor TSK3000A處理器來控制LED，需要添加LED的驅(qū)動(dòng)程序，如圖5所示。在器件棧中選擇Import from FPGA按鈕，Altium Designer將自動(dòng)檢查FPGA工程，添加LED Controller和LED Controller Drive，這樣就為L(zhǎng)ED器件完成了硬件驅(qū)動(dòng)程序的添加。

圖4 頂層原理圖設(shè)計(jì)Fig.4 Design of the top level schematic

圖5 Device stacks器件堆棧Fig.5 Device stack

在軟件平臺(tái)搭建器SwPlatform完成LED器件底層硬件驅(qū)動(dòng)代碼的基礎(chǔ)上，用C語言設(shè)計(jì)應(yīng)用程序代碼[5-6]，實(shí)現(xiàn)32-bit RISC Processor TSK3000A處理器控制LED器件的功能。NanoBoard 3000上有一組共 8個(gè) LED（RGB USER LEDS）。程序代碼擬控制LED7的亮度值為最大值的一半，LED0的亮度每隔一定的時(shí)間，逐漸增強(qiáng)然后熄滅。程序代碼清單如下：

上述程序中的led_open函數(shù)、led_set_intensity函數(shù)都可以在Altium Designer軟件的知識(shí)中心面板查看到其具體含義和調(diào)用方法。

2.3 FPGA管腳映射與設(shè)計(jì)下載

FPGA設(shè)計(jì)必不可少的一步是通過約束文件，建立設(shè)計(jì)端口與實(shí)際目標(biāo)FPGA器件真實(shí)引腳之間的連接關(guān)系。約束文件中詳細(xì)列出了端口到引腳的映射及其它相關(guān)的設(shè)計(jì)特性，如時(shí)鐘分配等。配置管理器會(huì)自動(dòng)打開，顯示檢測(cè)到的約束文件并添加到工程中，約束配置文件就創(chuàng)建完成了。連接NanoBoard 3000與裝有Altium Designer軟件的電腦，成功下載設(shè)計(jì)后，占用的資源情況，如圖6所示。在NanoBoard 3000開發(fā)板上可以看到，最左側(cè)的LED7的亮度是程序中設(shè)定的數(shù)值，而最右側(cè)的LED0亮度則是逐漸變化的，LED的亮暗變化情況與設(shè)計(jì)意圖一致。

圖6 項(xiàng)目資源占用情況Fig.6 Result summary

3 結(jié) 論

基于OpenBus系統(tǒng)的FPGA嵌入式設(shè)計(jì)沒有硬件描述語言的編程，OpenBus文件的設(shè)計(jì)像繪制原理圖一樣方便，軟件平臺(tái)搭建器SwPlatform為FPGA嵌入式設(shè)計(jì)完成了底層的驅(qū)動(dòng)代碼。結(jié)合Altium Designer的創(chuàng)新電子平臺(tái)NanoBoard 3000可片內(nèi)在線調(diào)試，能及時(shí)發(fā)現(xiàn)設(shè)計(jì)中的問題，節(jié)約項(xiàng)目的研發(fā)與設(shè)計(jì)時(shí)間。這種設(shè)計(jì)方法相對(duì)傳統(tǒng)的FPGA設(shè)計(jì)開發(fā)，設(shè)計(jì)過程大大簡(jiǎn)化，符合FPGA嵌入式“軟”設(shè)計(jì)的設(shè)計(jì)應(yīng)用發(fā)展趨勢(shì)。

[1]何賓.Xilinx可編程邏輯器件設(shè)計(jì)技術(shù)詳解[M].北京：清華大學(xué)出版社，2010.

[2]徐向民.Altium Designer快速入門[M].2版.北京：北京航空航天大學(xué)出版社，2011.

[3]王靜.Altium Designer Winter 09電路設(shè)計(jì)案例教程[M].北京：中國(guó)水利水電出版社，2010.

[4]穆秀春.從Protel到Altium Designer[M].北京：電子工業(yè)出版社，2011.

[5]譚浩強(qiáng).C程序設(shè)計(jì)[M].4版.北京：清華大學(xué)出版社，2010.

[6]凌明.嵌入式系統(tǒng)高級(jí)C語言編程[M].北京：北京航空航天大學(xué)出版社，2011.