徐海銘，秦征峰，寇春梅，黃 蘊

（中國電子科技集團公司第58研究所，江蘇 無錫 214035）

1 引言

隨著半導體技術不斷發(fā)展，人們對歐姆接觸的低阻性能要求也越來越高。歐姆接觸是金屬與半導體界面的一種重要接觸形式，它會對器件的效率、增益和開關速度等性能指標有直接影響，還可以用于一切器件和電路信號的輸入、輸出以及各元件間的相互連接。制備高性能且可靠的歐姆接觸不僅有利于技術改進，還有較大的經濟意義。

2 原理

歐姆接觸是指金屬與半導體的接觸，而其接觸面的電阻值遠小于半導體本身的電阻，使得大多數的電壓降在有源區(qū)（Active region）而不在接觸面上。

歐姆接觸良好形成需要有兩個重要條件：

（1）金屬與半導體間有較低的勢壘高度（Barrier Height）；

（2）半導體有高濃度的雜質摻入（N≥10×1018cm-3）。

前者可使界面電流中熱激發(fā)部分（Thermionic Emission）增加；后者則使半導體耗盡區(qū)變窄，電子有更多的機會直接穿透（Tunneling），而同時使Rc阻值降低。

任何兩種相接觸的固體的費米能級（Fermi level）必須相等。費米能級和真空能級的差值稱作功函。接觸金屬和半導體具有不同的功函，分別記為φM和φS。當兩種材料相接觸時，電子將會從低功函一邊流向另一邊直到費米能級相平衡。從而，低功函的材料將帶有少量正電荷而高功函材料則會變得具有少量電負性，最終得到的靜電勢稱為內建場，記為Vbi，這種接觸電勢將會在任何兩種固體間出現，它是諸如二極管整流現象和溫差電效應等的潛在原因。內建場是導致半導體連接處能帶彎曲的原因，明顯的能帶彎曲在金屬中不會出現，因為它們很短。

在經典物理圖像中，為了克服勢壘，半導體載流子必須獲得足夠的能量才能從費米能級跳到彎曲的導帶頂，穿越勢壘所需的能量φB是內建勢及費米能級與導帶間偏移的總和。同樣對于n型半導體，φB=φM-χS，其中χS是半導體的電子親合能（electron affinity），定義為真空能級和導帶能級的差。對于p型半導體：φB=Eg- （φM-χS），其中Eg是禁帶寬度。當穿越勢壘的激發(fā)是熱力學的，這一過程稱為熱發(fā)射。對于電接觸的情形，耗盡區(qū)寬度決定了厚度，其和內建場穿透入半導體內部長度同量級。

根據上述簡單的理論選擇導電、非反應、熱力學穩(wěn)定、電學性質穩(wěn)定且低張力的接觸金屬，然后提高接觸金屬下方區(qū)域摻雜密度來減小勢壘高度差，就基本上可以實現一個很好的歐姆接觸，但在實際工藝生產過程中往往與理論有一定的差異，出現各種各樣的實際問題。下面就對工藝生產中幾種歐姆接觸失效情況進行分析研究。

3 目前歐姆接觸存在的問題及改進措施

3.1 spiking現象

為了使歐姆接觸良好，以減小接觸電阻，往往在金屬與半導體接觸之后還需要進行退火處理，在得到良好接觸狀態(tài)的同時，也帶來其他問題。對于用得較多的金屬電極材料Al，當把Al-Si接觸系統(tǒng)放在N2氣中加熱到475℃時，幾分鐘后Al即可穿過其表面上很薄的自然氧化層而到達Si表面，并與Si相互擴散、很好地熔合成一體，能夠得到很好的歐姆接觸，但是由于在接觸面上Al、Si原子不均勻相互擴散，會有硅析出或有鋁刺產生，一旦出現spiking，要么會使得孔不通，造成電路接觸失效，要么會使得淺結導通，mos管失效。圖1是某電路Al-n+接觸方塊電阻map圖，該電路正常方塊電阻在110Ω/□左右，而實際測量的圓片方塊電阻從150Ω/□～700Ω/□不等。圖2為該電路硅析出情況。

通常解決該問題的一個方法就是在金屬Al中加入1%的Si，來減少在退火時出現毛刺。也可以在金屬Al與襯底之間增加Ti/TiN結構，Ti起作粘附層及接觸之用。在高溫下，Ti與Si會形成一層電阻率極低的TiSi2。TiN起阻擋層用，它可有效地阻止Al/Si間的互熔，防止了結穿的發(fā)生。

圖1 方塊電阻map圖

圖2 電路硅析出情況

另外，在現代IC工藝中，Al不能完全滿足要求。因為在IC工藝中，當歐姆接觸形成之后還需要施行500℃以上的其他工藝步驟，而Al-Si接觸系統(tǒng)承受不了這么高溫度的處理，則難以滿足熱穩(wěn)定性的要求，所以在IC中往往改用難熔金屬（Mo、Ta、Ti、W）的硅化物來制作歐姆接觸，這樣可以獲得很高的溫度穩(wěn)定性。不僅如此，而且這種硅化物還能夠改善歐姆接觸的性能。例如，對于使用最為廣泛的金屬硅化物TiSi2，由于在把Si上的Ti膜經熱處理而形成TiSi2的過程中，將要消耗掉半導體表面上的一薄層Si，從而也就相應地去掉了Si片表面上的缺陷和一些粘污，所以能夠獲得干凈、平整、性能良好的歐姆接觸。因此，難熔金屬的硅化物是一種較好的歐姆接觸金屬材料。

3.2 臺階覆蓋問題

臺階覆蓋是指覆蓋在孔上金屬的厚度最薄處占濺射金屬厚度的百分比。一般工藝上要求臺階覆蓋大于20%，保證金屬與有源區(qū)或多晶能夠完全接觸。圖3所示是臺階覆蓋比較差，甚至有的孔內的金屬都出現了明顯的斷條，反應在N+孔接觸方塊電阻上就是阻值很大或無窮大，造成芯片接觸失效。

臺階覆蓋差的解決方案較多，這里介紹幾種常用的方法：

（1）孔尺寸設計

孔的大小對孔填充有很大影響，孔直徑越大填充就越好，越能保證金屬與其他層次連接正常，但由于芯片面積、電路設計等需要孔不能做大，這時通常把孔口處做大，而孔底部是正常的直孔，這樣對孔的臺階覆蓋有很大改善，如圖4。

圖3 臺階覆蓋問題圖

圖4 調整孔尺寸后臺階覆蓋圖

同時在Al濺射前對孔進行清洗的環(huán)節(jié)也很重要，像BOE漂時間、添加浸潤劑等都會影響孔的形貌從而影響孔的接觸電阻。如BOE漂時間過短，金屬Al與硅襯底接觸就會有殘留自氧化層，影響接觸；如BOE漂時間過長，就有可能對重摻雜過的襯底造成侵蝕，由于重摻雜結較淺，過腐蝕后就不能形成良好的歐姆接觸，接觸方塊電阻勢必會很大。

（2）回流工藝

通常情況下會在孔開出后進行一步回流工藝，回流在改善孔形貌的同時也會讓孔全面收緊，從而使得歐姆接觸方塊電阻變大，所以回流工藝的設計對保持較小接觸方塊電阻穩(wěn)定有很大影響。

（3）調高濺射金屬的襯底溫度

對襯底進行加熱，這種方法比較常見，一般地加熱溫度要大于250℃，Al流動性會明顯加強，臺階覆蓋才會有明顯的變化。

（4）對襯底進行SPUTTER ETCTING，因為它可使孔角平滑，有利于Al的流動。

（5）濺Al前，先濺一層WETTING LAYER，如冷Al、室溫Ti等。

（6）使用Substrate-bias sputter deposition。

4 等離子體損傷

工藝過程中受等離子損傷的工藝主要發(fā)生在多晶或金屬腐蝕、孔或通孔腐蝕、氧化膜淀積、離子注入和干法去膠中。接觸孔和通孔工藝在0.5μm工藝以下容易發(fā)生等離子損傷，包括開孔和Ti/TiN淀積工藝，在0.5μm以上這些工藝步驟不會出現等離子損傷，但等離子損傷會在孔與通孔的干法去膠工藝中發(fā)生。

隨著干法去膠設備的大量應用，雖有利地避免了濕法去膠對金屬層的影響，但同時也對Al-n+接觸方塊電阻帶來了一定影響，下面是兩種不同干法去膠機臺對Al-n+接觸方塊電阻的比較。

圖5 兩種去膠機臺比較

從圖5上可以明顯看出，在其他工藝條件均相同的情況下，對接觸孔進行去膠機選擇，利用射頻去膠要比微波去膠機臺n+接觸電阻大50%，造成該異常現象的原因從歐姆接觸形成的兩個充分條件分析來看：首先可以排除襯底濃度發(fā)生變化，造成接觸電阻偏大，因為射頻去膠理論上不可能有其他雜質離子注入現象；那么可以推斷金半接觸勢壘高度的變化應為引起歐姆接觸電阻變大的原因，個人認為可能在進行干法去膠時對硅襯底表面造成破壞，從而引起表面態(tài)發(fā)生變化，勢壘高度變高，進而導致歐姆接觸電流變小，最后體現在歐姆接觸方塊電阻上就會有明顯的變大。

后端工藝中歐姆接觸電阻作為連線的重要組成部分，過大會增加芯片延時，不利于提高芯片工作頻率?？着c通孔干法去膠等離子損傷對歐姆接觸影響不容忽視，我們可以根據電路本身需求選擇合適干法去膠設備或濕法去膠，從而避免等離子損傷帶來不可控因素。

5 總結

當前IC集成度越來越高，尺寸越來越小，精度越來越高，對半導體中的接觸方塊電阻穩(wěn)定和精度要求也在不斷提高。以上討論都是工藝上造成n型歐姆接觸電阻變化的重要原因，在文中提出了等離子損傷對接觸電阻的影響，需要根據電路工藝要求來選擇合適的干法工藝機臺。

［1］James D.Plummer Silicon VLSI Technology Fundamentals[M].Practice and Modeling,2006.

［2］張林，等.N+多晶硅/SiC異質結歐姆接觸[J].半導體學報，2006，27.

［3］張萬榮，等.半導體器件歐姆接觸中的擴散阻擋層[J].微電子學與計算機，1998，（5）.

［4］張躍宗，等.N-GaN/Ti/Al/Ni/Au歐姆接觸溫度特性及微結構研究[J].微納電子技術，2007.