龍慧敏

(中國西南電子技術(shù)研究所,成都 610036)

1 引 言

由于敵我識別(IFF)和戰(zhàn)術(shù)空中導(dǎo)航(TACAN)系統(tǒng)在現(xiàn)代電子戰(zhàn)爭中具有舉足輕重的作用[1],使敵我識別和戰(zhàn)術(shù)空中導(dǎo)航(塔康)信號偵察識別技術(shù)成為現(xiàn)代電子戰(zhàn)偵察技術(shù)研究的重要內(nèi)容[2-3]。通過對所截獲的敵我識別、塔康信號脈沖的實(shí)時(shí)測向,結(jié)合對信號的參數(shù)測量和識別,可實(shí)現(xiàn)對目標(biāo)的偵察監(jiān)視,得到目標(biāo)的多種重要參數(shù)和運(yùn)動軌跡。

與通信信號不同,敵我識別信號、塔康信號均為突發(fā)短時(shí)脈沖,尤其是西方體制敵我識別信號,最小脈沖寬度僅為0.45 μ s。在以往針對這類脈沖信號的偵察測向技術(shù)研究中,由于其脈沖較窄的特性,信號處理能夠獲取的有效數(shù)據(jù)極少,難以實(shí)現(xiàn)高精度的測向。同時(shí),在實(shí)際的戰(zhàn)場信號環(huán)境中,敵我識別等脈沖信號的突發(fā)性和密集性也凸顯了高速實(shí)時(shí)測向的重要性。在以往的工程實(shí)現(xiàn)中,脈沖測向時(shí)間通常為毫秒級別,無法快速有效地得到目標(biāo)方向信息,導(dǎo)致目標(biāo)信號丟失。

FPGA是一種高速邏輯器件,具有高速數(shù)據(jù)處理能力。本文基于相關(guān)干涉儀測向原理,在一片Xinlix V5SX95T FPGA中建立了脈沖測向模型,通過對測向模型的一系列改進(jìn)實(shí)現(xiàn)了對不同脈寬、突發(fā)性極強(qiáng)的各種脈沖信號的快速實(shí)時(shí)高精度測向。

2 測向原理

2.1 相關(guān)干涉儀

干涉儀測向利用無線電波在接收天線陣的不同陣元上形成的相位差來確定源信號的方向。相關(guān)干涉儀測向處理就是將實(shí)際天線陣列收到的信號相位差向量,與標(biāo)準(zhǔn)測試環(huán)境下利用信號源產(chǎn)生信號,測量出不同AOA和不同工作頻率下的相位差構(gòu)建的標(biāo)準(zhǔn)樣本集進(jìn)行相關(guān)比較,找出最相似的相位差向量樣本,根據(jù)樣本在樣本空間的位置,從而獲取電波的入射方位。

2.2 基于FPGA的測向流程

脈沖信號測向模型總體方案設(shè)計(jì)原理框圖如圖1所示,其中輸入信號的采樣頻率為40MHz。

圖1 模型原理框圖Fig.1 Block diagram of reconnaissance and DOA estimation system

在通信信號的測向處理中,通常采用多點(diǎn)FFT和反正切函數(shù)相結(jié)合的方式對信號測向[4]。設(shè)采樣率為40MHz,FFT點(diǎn)數(shù)為2 048,測向耗費(fèi)的時(shí)間為100 μ s左右,其中包括信號組幀時(shí)間、FFT計(jì)算時(shí)間、相位計(jì)算時(shí)間和相關(guān)運(yùn)算輸出結(jié)果的時(shí)間。

對于敵我識別和塔康信號脈沖來說,由于其突發(fā)性和脈沖長度的不定性,在采用FFT-反正切測向所需的100 μ s之內(nèi),若有新脈沖到來,極可能被丟掉。因此,脈沖測向時(shí)采取上述方法很難做到脈沖的全截獲和高速實(shí)時(shí)測向。

除了FFT方法之外,可直接計(jì)算N組IQ信號每一個(gè)樣點(diǎn)的相位,再將兩兩相減,形成C2N路相位差,通過累加求平均,得出脈沖對應(yīng)的相位差平均值,如圖2所示。

圖2所示的測向流程中,反正切IP核個(gè)數(shù)較多,資源占用很高;在計(jì)算相關(guān)函數(shù)時(shí),需要用到累加器和除法器,不同脈寬脈沖所需的累加器和除法器長度不同,是導(dǎo)致FPGA資源高消耗的原因之一;且天線陣列數(shù)增加會導(dǎo)致資源占用急劇增加。在測向時(shí)間方面,優(yōu)化前的流程耗費(fèi)的時(shí)間大致為T=T1+T2+T3,若處理時(shí)鐘為40 MHz,天線陣列數(shù) N=4,T1為計(jì)算反正切和相關(guān)函數(shù)的時(shí)間,略大于脈沖寬度(針對 IFF和TACAN信號,T1為 0.45～112 μ s),T2為相位庫讀取時(shí)間(相位庫為1°間隔時(shí),相位庫大小為6×181,讀取時(shí)間為4.525 μ s;T3為計(jì)算來波方向時(shí)間,大概耗費(fèi)時(shí)間為1 μ s,流程中其他時(shí)間可忽略不計(jì),也就是說總的測向耗費(fèi)時(shí)間T>6 μ s,最長耗費(fèi)時(shí)間則大于118 μ s,在測向?qū)崟r(shí)性通用性方面無優(yōu)勢。

圖2 測向原理框圖Fig.2 Block diagram of DOA estimation system

3 測向流程改進(jìn)方案及FPGA實(shí)現(xiàn)

3.1 測向流程改進(jìn)方案

本文對圖2所示的測向流程進(jìn)行了優(yōu)化改進(jìn),盡可能地對資源進(jìn)行復(fù)用,將大大降低資源占用,并在流程的多個(gè)環(huán)節(jié)中引入高速時(shí)鐘,設(shè)計(jì)了相關(guān)函數(shù)階梯計(jì)算方法,減少了時(shí)間消耗。改進(jìn)的測向流程如圖3所示。

圖3 優(yōu)化測向流程框圖Fig.3 Block diagram of optimized DOA estimation

為減少資源占用,降低功耗,圖3所示優(yōu)化流程在提取信號相位時(shí)采用了“并串—串并”轉(zhuǎn)換結(jié)合的方式。通過復(fù)用一個(gè)反正切函數(shù)模塊計(jì)算出一路高速串行信號中每個(gè)樣點(diǎn)的相位,再將串行高速相位轉(zhuǎn)換為N路fs低速相位輸出。采取這種模式,使用高速運(yùn)算將原本需要N個(gè)的反正切IP核減少為1個(gè),有效降低FPGA內(nèi)部資源占用。

在標(biāo)校過程中,FPGA收到的N路信號為標(biāo)校源發(fā)出的標(biāo)校信號,通過復(fù)用的測向模塊計(jì)算并存儲標(biāo)校信號的相位差向量,標(biāo)校過程完成后,信號切換為脈沖信號,FPGA開始對輸入的脈沖信號進(jìn)行測向,得到的相位差向量與存儲的標(biāo)校信號相位差向量相減,去模糊后得到標(biāo)校后的相位差向量。由于脈沖到達(dá)的不確定性,流程中設(shè)置了存儲區(qū)對標(biāo)校之后的相位差向量進(jìn)行緩沖,不僅可最大限度地保留可測到的相位差向量,且有利于配合方向計(jì)算模塊中的高速相關(guān)處理。緩沖區(qū)大小可根據(jù)實(shí)際環(huán)境中脈沖數(shù)量和FPGA內(nèi)部資源等因素來設(shè)置。

設(shè)計(jì)中相位庫的獲取采取了理論相位庫和實(shí)測相位庫結(jié)合的方式。FPGA根據(jù)輸入信號的不同頻點(diǎn),從外部的存儲空間中將對應(yīng)頻點(diǎn)的理論相位庫讀入相位庫存儲區(qū)用于計(jì)算。在實(shí)際情況下,由于各種不同環(huán)境的影響,理論庫是存在一定偏差的。此時(shí)FPGA可接收上位機(jī)發(fā)出的建庫命令,進(jìn)入建庫流程。

為降低FPGA內(nèi)部資源消耗,圖3的優(yōu)化流程中,測向、標(biāo)校和建庫復(fù)用整個(gè)測向流程,輸入信號和輸出結(jié)果由外部的流程選擇信號來控制。選擇信號為標(biāo)校有效時(shí),輸入信號為標(biāo)校信號,輸出結(jié)果為標(biāo)校相位差,存儲在標(biāo)校值存儲區(qū)中,供測向流程調(diào)用;選擇信號為建庫有效時(shí),輸入信號為建庫信號,輸出結(jié)果為實(shí)采相位差,存儲在相位庫中,供測向流程調(diào)用;選擇信號為測向有效時(shí),輸入信號即天線輸入的待測向信號,輸出結(jié)果為信號來波方向。

FPGA將測量的相位差向量和相位庫中對應(yīng)的相位差一一相減,求該差值的余弦,并將所得路余弦值求和,其最大值對應(yīng)的相位庫中方位即為信號入射角。由于上述計(jì)算過程需要耗費(fèi)固定的時(shí)長,為提高效率,達(dá)到實(shí)時(shí)測向的目的,本設(shè)計(jì)中利用高速時(shí)鐘進(jìn)行相關(guān)處理。模型計(jì)算出的相位值精度受產(chǎn)生相位庫時(shí)采取的方向步進(jìn)的限制,為減小方向誤差,對測向結(jié)果進(jìn)行插值處理,提高測向精度。

3.2 優(yōu)勢對比

在測向時(shí)間方面,天線陣列數(shù) N=4,處理時(shí)鐘為40 MHz時(shí) ,高速時(shí)鐘設(shè)置為160 MHz,則0.4 μ s

在資源占用方面,由于資源的復(fù)用和階梯式累加的應(yīng)用,資源消耗比改進(jìn)之前大大降低。而由于實(shí)時(shí)處理,使流程中需要存儲的單個(gè)對象數(shù)據(jù)量較小,可最大限度地利用FPGA內(nèi)部的存儲空間,僅用很少的BlockRAM即可實(shí)現(xiàn)每秒4萬以上個(gè)脈沖相位信息的存儲。

3.3 擴(kuò)展應(yīng)用

本文設(shè)計(jì)的測向流程占用FPGA資源較低,測向速度快,可適應(yīng)性較強(qiáng),不僅可應(yīng)用于IFF信號和塔康、航管信號的測向,還可應(yīng)用于雷達(dá)信號、Link16信號等多種脈沖信號的測向處理。本流程也適用于某些可看作超寬脈沖的突發(fā)通信信號。

4 試驗(yàn)情況

在實(shí)驗(yàn)室通過信號源模擬產(chǎn)生IFF應(yīng)答射頻信號,IFF應(yīng)答信號脈寬為0.45 μ s,信號產(chǎn)生的頻率設(shè)定為1 s產(chǎn)生200個(gè)信號(即PRI=5 ms)。信號處理的實(shí)際采樣率為40 MHz。使用的FPGA芯片為Xilinx公司的xc5vsx95t。圖4中通過FPGA調(diào)試工具Chipscope顯示FPGA內(nèi)部測向結(jié)果,圖5通過顯控軟件顯示綜合處理結(jié)果,包括信號的類型、幅度、編碼、關(guān)聯(lián)結(jié)果和插值處理后的測向結(jié)果等。

圖4 IFF應(yīng)答信號測向Fig.4 DOA estimation of transponder signal

圖4分別顯示了IFF應(yīng)答脈沖信號的脈沖檢測結(jié)果和測向結(jié)果。在無移相處理的情況下,測向結(jié)果為90°,圖中第一行為脈沖到達(dá)標(biāo)識,第四行為測向結(jié)果輸出標(biāo)識,第五行即測向結(jié)果?？梢钥闯?測向結(jié)果在脈沖前沿到達(dá)后的100個(gè)時(shí)鐘內(nèi)輸出,驗(yàn)證了該模型在3 μ s內(nèi)即可得到測向結(jié)果的結(jié)論。

圖5 脈沖信號處理顯示Fig.5 The display of processing result

圖5(a)、(b)、(c)分別顯示了信號源分別模擬輸出模式1、2、3、C詢問信號和編號為 2262的應(yīng)答信號以及頻率為962 MHz塔康信號的處理情況,可看出,脈沖間隔參數(shù)(PRI)測量誤差在納秒量級,信號模式識別正確,測向結(jié)果穩(wěn)定,從信號個(gè)數(shù)可以反映出信號正確截獲和關(guān)聯(lián)概率達(dá)到了90%以上。

表1展示了本文測向流程在實(shí)際工程應(yīng)用中的測向結(jié)果。從表中可看出,本文所設(shè)計(jì)改進(jìn)的測向流程具有較高的測向精度。多次試驗(yàn)和工程應(yīng)用結(jié)果表明測向精度可達(dá)到2°(RMS)以內(nèi)。

表1 實(shí)際測向結(jié)果Table 1 The practice result

表2為整個(gè)測向流程在FPGA Xinlix V5SX95T中的資源占用情況,可看出雖然整個(gè)FPGA實(shí)現(xiàn)了圖1所示的信號分析、測向、建庫以及必要的接口控制等功能,但由于合理的模塊復(fù)用,資源占用仍然較少。

表2 FPGA資源占用情況Table 2 Device utilization summary

5 結(jié) 論

本文基于FPGA硬件平臺,根據(jù)敵我識別和塔康信號特點(diǎn),設(shè)計(jì)了一種占用資源少的實(shí)時(shí)高精度相關(guān)干涉儀測向模型,實(shí)現(xiàn)了對IFF、TACAN和航管信號等不同脈寬脈沖的快速實(shí)時(shí)高精度測向,為目標(biāo)偵察監(jiān)視、定位和態(tài)勢獲取工作提供了基礎(chǔ),具有較好的工程應(yīng)用價(jià)值,能較大提高敵我識別信號和塔康信號偵測的效能。本文所設(shè)計(jì)的測向模型目前已在某實(shí)際工程項(xiàng)目中得到應(yīng)用和證實(shí)。

本文的下一步工作是繼續(xù)對復(fù)雜電磁環(huán)境下的敵我識別和塔康信號測向進(jìn)行研究,以降低復(fù)雜電磁環(huán)境對測向的不良影響。

[1] 陳非凡,苑京立.國外敵我識別技術(shù)的現(xiàn)狀及發(fā)展趨勢[J].電訊技術(shù),2001,41(2):5-10.CHEN Fei-fan,YUAN Jing-li.New Developments on IFF Technology[J].Telecommunication Engineering,2001,41(2):5-10.(in Chinese)

[2] 董海.MarkXII IFF信號一體化處理技術(shù)[J].電訊技術(shù),2011,51(6):39-42.DONG Hai.Integrative Processing Technique for Mark XII IFF Signal[J].Telecommunication Engineering,2011,51(6):39-42.(in Chinese)

[3] 錢眺,茅玉龍,查榮.IFF信號的分析與識別研究[J].雷達(dá)與對抗,2008(3):45-48.QIAN Tiao,MAO Yu-long,ZHA Rong.A study on the analysis and identification of IFF signals[J].Radar&ECM,2008(3):45-48.(in Chinese)

[4] 韓廣,王斌,王大磊.基于FPGA的相關(guān)干涉儀算法的研究與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,2010(7):76-80.HAN Guang,WANG Bin,WANG Da-lei.The research and realization of correlation interferometer direction finding algorithm based on FPGA[J].Application of Electronic Technique,2010(7):76-80.(in Chinese)