于 強(qiáng)

（哈爾濱哈投投資股份有限公司供熱公司，黑龍江 哈爾濱150090）

隨著電子技術(shù)以及數(shù)字信號(hào)處理技術(shù)的發(fā)展，各行各業(yè)中對(duì)于數(shù)據(jù)采集電路的要求也越來(lái)越高，數(shù)據(jù)采集電路也被廣泛應(yīng)用于通信系統(tǒng)移動(dòng)終端、電子偵察系統(tǒng)、醫(yī)療器械等眾多軍事與民用行業(yè)中［1，2］。

1 數(shù)據(jù)采集電路總體設(shè)計(jì)

基于FPGA的數(shù)據(jù)采集電路總體設(shè)計(jì)方案如圖1所示。該電路設(shè)計(jì)中包括了FPGA及其外圍電路設(shè)計(jì)、A/D轉(zhuǎn)換器電路設(shè)計(jì)、信號(hào)調(diào)理電路設(shè)計(jì)以及USB接口電路設(shè)計(jì)等幾個(gè)部分。在FPGA內(nèi)部，可以對(duì)輸入信號(hào)的數(shù)字量進(jìn)行存儲(chǔ)、數(shù)據(jù)處理等，對(duì)于處理后的數(shù)據(jù)通過(guò)USB接口芯片上報(bào)給PC機(jī)。該系統(tǒng)中USB接口芯片采用了Cypress公司的USB2.0的集成微控制器CY7C68013。

圖1 基于FPGA的數(shù)據(jù)采集電路總體設(shè)計(jì)

2 基于FPGA的數(shù)據(jù)采集電路具體設(shè)計(jì)

2.1 FPGA及外圍電路設(shè)計(jì)

本系統(tǒng)中FPGA采用的是Altera最近推出的Nios II系列軟核處理器，支持 Cyclone II FPGA 系列芯片EP2C8Q208。Altera為了配置該芯片，提供了低成本的串行配置器件，分別為1Mbit，4Mbit，16Mbit和64Mbit的四個(gè)串行配置器件。設(shè)計(jì)中EP2C8Q208的配置芯片選擇為EPCS4。該配置具體連接電路如圖2所示。而芯片EP2C8Q208具有208個(gè)管腳封裝，其 豐 富 的 I/O 口 可 以 滿 足 本 電 路 的 需 求［4－6］。EP2C8Q208具有8256個(gè)邏輯單元、18個(gè)嵌入式18＊18乘法器、77個(gè)差分通道、36個(gè) M4K RAM塊、2個(gè)鎖相環(huán)（PLL），上述資源可以絕大部分用于數(shù)據(jù)采集電路的后續(xù)信號(hào)處理。

圖2 FPGA配置芯片EPCS4電路設(shè)計(jì)

2.2 信號(hào)調(diào)理電路與A/D轉(zhuǎn)換電路設(shè)計(jì)

信號(hào)調(diào)理電路采用了 Mini－Circuits生產(chǎn)的ADT1－1，其作用是將單端輸入轉(zhuǎn)換成差分輸入。本設(shè)計(jì)中A/D轉(zhuǎn)換電路采用了ADI公司推出的12位雙通道數(shù)模轉(zhuǎn)換器芯片AD9238。該芯片采樣速率有20 MSPS，40 MSPS和65 MSPS三種選擇，本設(shè)計(jì)中采用了40 MSPS的采樣速率。該芯片采用3.3 V供電，并且單個(gè)芯片使用2個(gè)單通道A/D轉(zhuǎn)換器。該芯片采用流水線工作方式，在每個(gè)時(shí)鐘信號(hào)的上升沿進(jìn)行采樣，經(jīng)過(guò)7個(gè)時(shí)鐘周期后，數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上。AD9238帶有片內(nèi)寬帶差分采樣保持放大器（SHA），允許用戶選擇多種輸入范圍和失調(diào)電壓。

2.3 電源模塊電路設(shè)計(jì)

電路電源采用＋5 V供電，需要為 AD9238、EP2C8Q208、CY7C68013等多種芯片提供不同種類的電壓。為此，本設(shè)計(jì)中采用了LT1764－3.3以及AMS 1117兩款電源電壓芯片，分別產(chǎn)生＋3.3 V和＋1.2 V電壓。LT1764－3.3是凌特公司的穩(wěn)壓模塊，該模塊可以提供3 A的供電電流，足以滿足整個(gè)電路的需求。AMS1117系列穩(wěn)壓器有可調(diào)版與多種固定電壓版，本設(shè)計(jì)中采用固定電壓1.2 V 版，即采用 AMS 1117－1.2芯片，可提供1 A輸出電流，供FPGA使用。AMS 1117－1.2模塊具體電路設(shè)計(jì)如圖3所示。

圖3 AMS 1117－1.2模塊電路設(shè)計(jì)

2.4 USB接口電路設(shè)計(jì)

為了實(shí)現(xiàn)FPGA處理后數(shù)據(jù)的上報(bào)，采用了USB接口實(shí)現(xiàn)FPGA與PC機(jī)之間的數(shù)據(jù)通信。本設(shè)計(jì)采用了Cypress公司的USB2.0的集成微控制器CY7C68013。該芯片具有控制傳輸、中斷傳輸、塊傳輸和同步傳輸4種傳輸方式，支持12 Mbit/s的全速傳輸，芯片內(nèi)部集成了3個(gè)8位I/O口、1個(gè)智能USB串行接口引擎、USB數(shù)據(jù)收發(fā)器、16位地址線、4K的BFIFO 等［5］；同 時(shí) CY7C68013 芯 片 具 有 GPIF/SLAVE FIFO/GPIO3種接口模式，內(nèi)部具有增強(qiáng)性8051內(nèi)核，其標(biāo)準(zhǔn)可以與8051兼容。

3 結(jié) 論

本文設(shè)計(jì)的一種基于FPGA的數(shù)據(jù)采集電路，采用了FPGA作為核心處理平臺(tái)，具有在線可編程的特點(diǎn)，可根據(jù)不同數(shù)據(jù)采集系統(tǒng)的功能要求，設(shè)計(jì)和開(kāi)發(fā)不同的功能，具有較強(qiáng)的通用性。同時(shí)，F(xiàn)PGA內(nèi)部資源的豐富以及并行處理能力為各個(gè)領(lǐng)域開(kāi)發(fā)和應(yīng)用提供了堅(jiān)實(shí)基礎(chǔ)。

［1］ 張 焱，余海龍，羅進(jìn)川.超高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)［J］.安徽大學(xué)學(xué)報(bào)（自然科學(xué)版），2006，30（4）：44－47.

［2］ 米根鎖，王瑞峰.基于PCI總線流水式高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)［J］.自動(dòng)化儀表，2006，27（8）：32－35.

［3］ 李永忠.實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)中定時(shí)程序的設(shè)計(jì)［J］.南陽(yáng)師范學(xué)院學(xué)報(bào)，2006，5（6）：88－90.

［4］ 湯少維.基于FPGA控制的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn) ［D］.成都：電子科技大學(xué)，2007.

［5］ 張 平，楊琳佳.PCI數(shù)據(jù)采集外圍總線接口電路的設(shè)計(jì)［J］.重慶大學(xué)學(xué)報(bào)（自然科學(xué)版），2007，30（10）：20－23.

［6］ 鄭莊武，張顯才.EP2C8組成高速數(shù)據(jù)采集系統(tǒng) ［C］.電工理論學(xué)會(huì)第22屆學(xué)術(shù)年會(huì)、河南省電工技術(shù)學(xué)會(huì)年會(huì)論文集，2010.