鄧 韜，林建輝，張 兵

（西南交通大學(xué)牽引動(dòng)力國家重點(diǎn)實(shí)驗(yàn)室，四川 成都 610031）

0 引 言

在高速列車監(jiān)測中，對任何一個(gè)子采集節(jié)點(diǎn)來說，時(shí)鐘同步是一個(gè)非常關(guān)鍵的組成部分。在計(jì)算機(jī)網(wǎng)絡(luò)中，由于時(shí)鐘間存在偏移，所以網(wǎng)絡(luò)中各個(gè)節(jié)點(diǎn)的觀察時(shí)間和時(shí)間的持續(xù)間隔存在差別。時(shí)間同步的目的就是對各個(gè)節(jié)點(diǎn)的本地時(shí)鐘提供一個(gè)統(tǒng)一的時(shí)間標(biāo)尺。在無線傳感器網(wǎng)絡(luò)中，各節(jié)點(diǎn)都有自己的時(shí)鐘，在需要事件時(shí)間的時(shí)候，就要求這些節(jié)點(diǎn)的時(shí)鐘必須一致。在無線傳感器網(wǎng)絡(luò)的很多應(yīng)用中，用戶向無線傳感器網(wǎng)絡(luò)咨詢或無線傳感器網(wǎng)絡(luò)向外部網(wǎng)絡(luò)報(bào)告都需要說明事件發(fā)生的時(shí)間。

從整個(gè)高鐵數(shù)據(jù)采集來看，高速輪軌關(guān)系、弓網(wǎng)關(guān)系、空氣動(dòng)力學(xué)、車體結(jié)構(gòu)涉及到的振動(dòng)加速度、位移、噪聲、空氣壓力等一系列測試數(shù)據(jù)不能進(jìn)行簡單的獨(dú)立分析，對它們進(jìn)行廣義上的數(shù)據(jù)融合是必然趨勢。各測試系統(tǒng)間精確的時(shí)鐘同步對基準(zhǔn)時(shí)鐘提出了很高的要求，這也是海量數(shù)據(jù)發(fā)掘的重要前提。

進(jìn)行一次完整的在線實(shí)車試驗(yàn)需要耗費(fèi)大量的人力、物力、財(cái)力，組織一次試驗(yàn)很不容易[1]。由于涉及到眾多參試單位的的協(xié)調(diào)，特別是列車的調(diào)度等問題，頻繁的同步顯然不可能。這些問題在京津線、武廣線、鄭西線多次的高鐵客專試驗(yàn)中都有所體現(xiàn)。原子振蕩器頻率基準(zhǔn)的引入可以在一次同步后相當(dāng)長的時(shí)間內(nèi)保持各部時(shí)間的準(zhǔn)確性和一致性。

1 時(shí)鐘源硬件組成

系統(tǒng)由AD9851、FE-5680A銣原子振蕩器、上位機(jī)、MCU、LPF電路5部分組成，如圖1所示。

系統(tǒng)工作原理：計(jì)算機(jī)將所需波形的配置數(shù)據(jù)通過232接口發(fā)送至單片機(jī)，單片機(jī)將這些配置數(shù)據(jù)對應(yīng)地發(fā)送給AD9851，AD9851會根據(jù)接收到的配置數(shù)據(jù)產(chǎn)生相應(yīng)頻率和相位的波形，最后經(jīng)由LPF電路輸出。AD9851的頻率基準(zhǔn)由銣原子振蕩器提供。

圖1 時(shí)鐘源硬件組成系統(tǒng)框圖

1.1 AD9851芯片

AD9851是由ANALOG DEVICES公司推出的一款高性能DDS芯片[2]。由于DDS芯片都需要一個(gè)外部時(shí)鐘振蕩器作為參考，這個(gè)振蕩器的頻率越高，理論上DDS合成后的輸出頻率也可以越高，但是過高的外部頻率源可能產(chǎn)生的相位噪聲也會很大。由于在AD9851芯片中內(nèi)部集成了一個(gè)6倍的參考時(shí)鐘乘法器，當(dāng)系統(tǒng)時(shí)鐘為180MHz時(shí)，在參考時(shí)鐘輸入端只需輸入30MHz的參考時(shí)鐘即可，降低了對外部參考的要求。

AD9851結(jié)構(gòu)圖如圖2所示。芯片內(nèi)部一共有5個(gè)輸入寄存器，儲存來自外部數(shù)據(jù)總線的32位頻率控制字、5位相位控制字、1位6倍參考時(shí)鐘倍乘器使能控制、1位電源休眠功能控制和1位邏輯0。寄存器可以采用并行或串行方式來接收這些數(shù)據(jù)。并行方式由5組8位控制字反復(fù)送入，前8位控制由輸出相位、6倍參考時(shí)鐘倍頻器、電源休眠和輸入方式組成，其余各位構(gòu)成32位頻率控制字。串行輸入是以一個(gè)40位的串行數(shù)據(jù)流經(jīng)過一個(gè)并行輸入總線輸入。

寄存器加載完畢后就可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制且穩(wěn)定性很好的正弦模擬信號，這個(gè)正弦波能夠直接作為基準(zhǔn)信號源，或通過其內(nèi)部高速比較器轉(zhuǎn)換成標(biāo)準(zhǔn)方波輸出，作為靈敏時(shí)鐘發(fā)生器來使用。AD9851輸出的方波還可以通過相應(yīng)的功能處理、電路處理后得到頻率連續(xù)可調(diào)的三角波、鋸齒波、斜波、脈沖等信號。

圖2 AD9851結(jié)構(gòu)框圖

DDS系統(tǒng)的相關(guān)參數(shù)可以通過式（1）～式（4）計(jì)算[3]。假設(shè)相位累加器的位數(shù)為n，相位控制字的值為fn，頻率控制字的位數(shù)為m，頻率控制字的值為fm，系統(tǒng)外部參考時(shí)鐘頻率為30 MHz，經(jīng)過內(nèi)部6倍參考時(shí)鐘倍乘器后，可得到AD9851內(nèi)部工作時(shí)鐘fc為180MHz，最終合成信號的頻率為

合成信號的相位為

DDS輸出的最小分辨率為

最高合成頻率受奈奎斯特抽樣定理限制為

1.2 FE-5680A銣原子振蕩器

FE-5650A銣原子振蕩器是美國FEI公司生產(chǎn)的高性能銣原子振蕩器[4]，具有穩(wěn)定度高、體積小、質(zhì)量輕等特點(diǎn)，一般用于GPS馴服鐘。振蕩器的基本原理就是一個(gè)光抽運(yùn)過程。位于前室真空管中的銣原子首先會被高頻電場加熱至等離子態(tài)，使銣金屬離子處于一個(gè)合適的能量狀態(tài)從而發(fā)射足夠的光子。后室主體是一個(gè)充滿銣原子蒸氣的石英管，同時(shí)集成了原子光譜濾鏡、微波頻率注入和光電池信號檢出部分，里面被隔離成了2個(gè)小室，分別填充了Rb-85與Rb-87。在吸收了前室發(fā)出的光子后，某些能級上的電子受選擇定則限制受激后不能躍遷，而其他基態(tài)仍然可以共振躍遷，最終將使電子在這個(gè)能級的數(shù)目過多而達(dá)到富集。然后通過一個(gè)強(qiáng)烈的微波場，微波能量的頻率在一個(gè)很窄的頻率范圍內(nèi)震蕩，以使得在每一個(gè)循環(huán)中一些頻率點(diǎn)可以達(dá)到6.83GHz。精確的晶體振蕩器所產(chǎn)生的微波的頻率范圍已經(jīng)接近于這一精確頻率。當(dāng)一個(gè)銣原子外圍對應(yīng)能級的電子接收到正確頻率的微波能量時(shí)，能量狀態(tài)將會發(fā)生相應(yīng)改變。上述過程將多次重復(fù)進(jìn)行，而每一次微波腔中的頻率都不相同。由此可以得到一個(gè)確定頻率的微波，使大部分銣原子的能量狀態(tài)發(fā)生相應(yīng)改變。這個(gè)頻率就是銣原子的天然共振頻率，或確定秒長的頻率，經(jīng)調(diào)理電路輸出后作為AD9851的參考源。

2 硬件電路設(shè)計(jì)

2.1 DDS主體電路

AD9851的外圍器件硬件連接原理圖如圖3所示。AD9851的正弦信號輸出Iout接到外部低通濾波器[5]（圖4），濾掉過多的諧波分量抑制高頻雜散[6]，然后輸出正弦信號，此時(shí)輸出可直接用作頻率源，本設(shè)計(jì)作為時(shí)鐘源的話還需要把輸出再回接到AD9851內(nèi)部比較器的正向（VINP）以得到一個(gè)抖動(dòng)很小的方波信號，此時(shí)的輸出就是標(biāo)準(zhǔn)的時(shí)鐘源。

MCU選用ATmega8，由于AD9851串口與AT－mega8的串行方式可以直接兼容，且連接簡單，設(shè)計(jì)中DDS與MCU之間采用串行接口方式連接（圖3中 J1口，MCU 未給出）。串行模式是由 D0、D1、D2上電平?jīng)Q定的，此時(shí)D0=D1=1，D2=0；

2.2 布線和電源設(shè)計(jì)

DDS電路是一個(gè)模擬數(shù)字混合電路，工作頻率較高，對布線方式、地線和電源的處理尤為重要。

在醫(yī)院藥房工作的所有工作人員都需要擁有自己的編碼和登錄密碼，在輸入自己的編碼和密碼之后才能夠進(jìn)入到藥房的管理系統(tǒng)當(dāng)中，進(jìn)行各項(xiàng)操作[4]。每一次登錄和操作，系統(tǒng)都要準(zhǔn)確的記錄工作人員對于哪一種藥物采取的哪一種操作形式，才能夠完善醫(yī)院的藥品質(zhì)量管理工作。

為了提高整體電路的信噪比，線路板布線采取了如下措施[7]：（1）增大數(shù)字地平面，從而增加平面電容；（2）加寬模擬和數(shù)字電源平面之間的間隙，以減小間隙耦合；（3）在數(shù)字電源平面上設(shè)計(jì)了一個(gè)阻帶超過748MHz（噪聲頻率）的EBG結(jié)構(gòu)，兩地交匯處再用1000pF銀云母電容消振。

由于電路對電源的要求較高，常用的開關(guān)電源供電方式存在高頻開關(guān)噪聲難以消除的弊端，設(shè)計(jì)時(shí)采用了線性穩(wěn)壓電源，模擬數(shù)字獨(dú)立供電[8]?？紤]到原子振蕩器啟動(dòng)電流較大，穩(wěn)壓芯片采用了linear公司推出的LT1085LT1086高性能穩(wěn)壓芯片，伺服OP為BB的高速運(yùn)放OPA637，穩(wěn)壓板采用星形接地以避免地回路的形成。

3 軟件設(shè)計(jì)

3.1 上位機(jī)軟件

為了擴(kuò)大時(shí)鐘源的適應(yīng)面，輸出頻率理論可以在0～90MHz任意設(shè)置，但受到高頻段雜散的影響，實(shí)際使用可調(diào)頻段為1～45MHz，步進(jìn)0.04Hz。調(diào)試時(shí)選擇相應(yīng)的COM口，勾選打開串口，然后輸入希望輸出的頻率。點(diǎn)擊寫頻后上位機(jī)通過232接口把所需波形的配置數(shù)據(jù)發(fā)送至MCU，MCU再將這些配置數(shù)據(jù)對應(yīng)地發(fā)送給DDS芯片。調(diào)試成功后如果需要固化輸出頻率，則必須在寫入前勾選“writ EEPROM”。

圖3 AD9851與外圍器件的硬件連接原理圖

圖4 LPF原理圖

3.2 DDS軟件

軟件流程見圖5。DDS軟件主要分為2部分：（1）AD9851的初始化；（2）把控制字由MCU裝載到AD9851的內(nèi)部寄存器。

圖5 DDS軟件主流程圖

首先是對AD9851初始化，包括DDS復(fù)位和初始化為串行發(fā)送。復(fù)位后除輸入寄存器以外的寄存器清零，輸出為高阻，RESET端上升沿信號至少保持7 ns。通過更改邏輯控制字，可開啟相位調(diào)制模式、低功耗選擇模式和置數(shù)模式。當(dāng)開啟6倍參考時(shí)鐘倍乘器，關(guān)閉電源休眠功能，相位為0時(shí)的邏輯控制字為：D39～D32=00000001。

4 系統(tǒng)調(diào)試

圖6 系統(tǒng)調(diào)試圖

系統(tǒng)調(diào)試圖如圖6所示。調(diào)試中，原子振蕩器采用單端15V供電，DDS板和模擬部分采用5V供電。由于銣原子被加熱到等離子態(tài)大概需要4min，這一過程中系統(tǒng)鎖定不了頻率，這時(shí)振蕩器輸入電流約為1 A，穩(wěn)壓塊的最大輸出電流為3 A，完全滿足啟動(dòng)需求。穩(wěn)定后，系統(tǒng)功耗小于5W。30MHz基準(zhǔn)從振蕩器內(nèi)部PCB板上直接取出，信號線使用鍍銀屏蔽線。屏蔽線全部為輸入端接地，輸出端懸空。穩(wěn)定后測得正弦波輸出幅度為5～4Vpp，幅度隨著頻率升高而降低，方波輸出幅度為5Vpp。

5 結(jié)束語

時(shí)鐘源采用了DDS方式并結(jié)合銣原子振蕩器作為參考，最終得到的時(shí)鐘信號（方波）可以長時(shí)間保持很高的準(zhǔn)確度和穩(wěn)定度，為高速列車檢測中各測試系統(tǒng)同步提供了一種可行方案。該系統(tǒng)體積小巧、穩(wěn)定、可靠，軟件系統(tǒng)界面友好，操作簡單，時(shí)鐘現(xiàn)場調(diào)試各項(xiàng)指標(biāo)理想，達(dá)到既定要求。

[1]張衛(wèi)華.機(jī)車車輛動(dòng)態(tài)模擬[M].北京：中國鐵道出版社，2006.

[2]Analog Devices Inc.CMOS 180 MHz DDS synthesizer AD9851 datasheet[EB/OL].[2011-02-28].http:www.analog.com.

[3]萬天才.頻率合成器技術(shù)發(fā)展動(dòng)態(tài)[J].微電子學(xué)，2004，34（4）：366-370.

[4]FEI Inc.Rubidium atomic frequency standard FE-5680A series data sheet[EB/OL].[2011-03-05].http:www.fei.com.

[5]劉抒珍，童子權(quán)，任麗軍，等.DDS波形合成技術(shù)中低通橢圓濾波器的設(shè)計(jì)[J].哈爾濱理工大學(xué)學(xué)報(bào)，2004，9（5）：22-24.

[6]祝敏，高志輝.DDS信號的雜散及抑制分析[J].電子工程師，2008，34（9）：17-19.

[7]王衛(wèi)東.高頻電子電路[M].北京:電子工業(yè)出版社，2009.

[8]Swaminathan M，Engin A E.芯片及系統(tǒng)的電源完整性建模與設(shè)計(jì)[M].李玉山，譯.北京：電子工業(yè)出版社，2009.