張津舟，梁顯鋒，謝閩，謝春堅(jiān)，王竹剛，熊蔚明

深空通信Ka頻段數(shù)傳發(fā)射機(jī)基帶電路單元實(shí)現(xiàn)?

張津舟1，2，梁顯鋒1，謝閩1，謝春堅(jiān)1，王竹剛1，熊蔚明1

（1.中國(guó)科學(xué)院空間科學(xué)與應(yīng)用研究中心，北京100190；2.中國(guó)科學(xué)院研究生院，北京100190）

基于Xilinx FPGA電路的全數(shù)字化設(shè)計(jì)方案，研制完成適用于深空通信下行鏈路Ka頻段發(fā)射機(jī)中基帶數(shù)據(jù)編碼調(diào)制一體化電路單元。參照CCSDS（Consultative Committee for Space Data Systems）相關(guān)深空通信建議標(biāo)準(zhǔn)，電路單元實(shí)現(xiàn)了按碼速率的變化靈活選擇調(diào)制方式的工作模式，利用外部控制指令，完成碼速率16 bit／s～20 kbit／s、20～200 kbit／s、200 kbit／s～2 Mbit／s分段分別選擇PCM／BPSK／PM、NRZ／BPSK和SRRC-QPSK數(shù)據(jù)調(diào)制方式。在X頻段的測(cè)試結(jié)果表明，BPSK和SRRCQPSK幅度誤差和相位不平衡分別小于3.1%和1.7°，符合CCSDS關(guān)于深空通信的建議標(biāo)準(zhǔn)。電路單元滿足深空通信工程應(yīng)用需求。

深空通信；Ka頻段；數(shù)傳發(fā)射機(jī)；基帶電路；調(diào)相

1 引言

當(dāng)前，世界主要航天大國(guó)和機(jī)構(gòu)正在開(kāi)展深空科學(xué)探測(cè)活動(dòng)［1-3］。要成功實(shí)現(xiàn)深空科學(xué)任務(wù)，星地之間高效率通信是首要考慮的問(wèn)題之一。由于深空通信距離很遠(yuǎn)（深空探測(cè)器與地球之間距離在2 ×106km以上），當(dāng)信號(hào)從功率受限的探測(cè)器到達(dá)地球時(shí)，衰減很大，使地面很難正確接收探測(cè)器發(fā)射的數(shù)據(jù)信息。為解決遠(yuǎn)距離通信問(wèn)題，通常采取提高星上發(fā)射信號(hào)輸出功率、改變天線尺寸和系統(tǒng)工作頻段等技術(shù)手段［2］以改善信號(hào)鏈路增益?？紤]到深空探測(cè)器自身的應(yīng)用限制，提高星上信號(hào)發(fā)射功率和改變發(fā)射天線尺寸所取得的效果很有限。目前，可行的辦法是提高通信系統(tǒng)的工作頻率［1］。保持天地系統(tǒng)的天線口徑、系統(tǒng)噪聲溫度和發(fā)射功率都不變時(shí)，將通信系統(tǒng)的工作頻段提高N倍，地面接收電平可提高20 lgN［1］。近年來(lái)，隨著技術(shù)的進(jìn)步，美國(guó)、歐洲、日本、俄羅斯等國(guó)家的航天器紛紛提高了系統(tǒng)的工作頻段，下行工作頻段已從S頻段（2 290～2 300 MHz）轉(zhuǎn)移到X頻段（8 400～8 450 MHz），同時(shí)Ka頻段（31 800～32 300 MHz）下行通信系統(tǒng)也已經(jīng)得到了應(yīng)用。相對(duì)X頻段，由于下行鏈路波束方向性更好，Ka頻段鏈路性能較X頻段可獲得5.9～7.2 dB的平均收益［1，3］。

美國(guó)和歐洲等主要航天機(jī)構(gòu)在火星探測(cè)器和其他深空探測(cè)器上已經(jīng)應(yīng)用了Ka頻段下行通信系統(tǒng)。美國(guó)NASA（National Aeronautics and Space Administration）早在1996年發(fā)射的火星探測(cè)器Mars Global Surveyor上進(jìn)行了Ka頻段星地通信鏈路的試驗(yàn)［4］。當(dāng)頻率由8.4 GHz提高到32 GHz時(shí)，接收電平可提高11.6 dB，折算為距離可提高3.8倍。歐洲ESA（European Space Agency）計(jì)劃在2013年發(fā)射的水星探測(cè)器（Bepicolombo），星地通信使用Ka頻段通信系統(tǒng)［3］。水星探測(cè)器星上通信系統(tǒng)采用新一代應(yīng)答機(jī)，系統(tǒng)基帶部分采用全數(shù)字化實(shí)現(xiàn)，簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)。其中，Ka頻段數(shù)傳發(fā)射機(jī)工作在OQPSK調(diào)制模式時(shí)，數(shù)傳速率將達(dá)100 Mbit／s，功率放大器采用TWTA（Travelling-Wave Tube Amplifier）放大器。

目前，為了滿足我國(guó)深空探測(cè)任務(wù)的應(yīng)用需求，中國(guó)科學(xué)院國(guó)家空間科學(xué)中心開(kāi)展了應(yīng)用于深空通信的星載Ka頻段數(shù)傳發(fā)射機(jī)技術(shù)的研究工作。Ka頻段數(shù)傳發(fā)射機(jī)包括基帶電路單元和射頻單元，本文重點(diǎn)研究了Ka頻段發(fā)射機(jī)中數(shù)據(jù)編碼調(diào)制一體化的基帶電路單元?；诳删幊唐骷﨔PGA，實(shí)現(xiàn)了按碼速率變化靈活選擇調(diào)制方式的工作模式。多功能一體化基帶電路單元是實(shí)現(xiàn)輕小型化深空通信Ka頻段（32 GHz）數(shù)傳發(fā)射機(jī)系統(tǒng)的重要部分。

2 系統(tǒng)架構(gòu)

深空通信Ka頻段數(shù)傳發(fā)射機(jī)的系統(tǒng)結(jié)構(gòu)框圖如圖1所示，系統(tǒng)包括FPGA數(shù)字基帶單元，中頻（X頻段）上變頻單元、Ka頻段上變頻單元、DC／DC電源變換單元、遙測(cè)遙控接口單元等。

圖1Ka頻段數(shù)傳發(fā)射機(jī)系統(tǒng)結(jié)構(gòu)框圖Fig.1 Block diagram of Ka band data transmission transmitter

圖1 所示的Ka頻段數(shù)傳發(fā)射機(jī)中，由FPGA數(shù)字基帶單元的數(shù)據(jù)接口接收來(lái)自有效載荷的基帶數(shù)據(jù)，進(jìn)行RS編碼后級(jí)聯(lián)卷積編碼（CC）。數(shù)據(jù)編碼后經(jīng)過(guò)預(yù)濾波處理后進(jìn)行調(diào)制，根據(jù)碼速率的不同，分別對(duì)應(yīng)選擇不同調(diào)制方式。數(shù)據(jù)編碼調(diào)制后由FPGA輸出經(jīng)模數(shù)變換（DAC）電路轉(zhuǎn)換為60 MHz的模擬信號(hào)，信號(hào)功率幅度為4 dBm。模擬信號(hào)經(jīng)變頻后，輸出X頻段8.32 GHz調(diào)制中頻信號(hào)，經(jīng)限帶濾波后再次變頻輸出32 GHz的調(diào)制信號(hào)，經(jīng)Ka頻段固態(tài)功率放大器（KaSSPA）放大后輸出，功率大于2 W。

基于FPGA電路，系統(tǒng)前端采用全數(shù)字化方案，實(shí)現(xiàn)了基帶數(shù)據(jù)編碼、調(diào)制等數(shù)據(jù)處理功能。電路實(shí)現(xiàn)了不同數(shù)據(jù)碼速率選擇相應(yīng)調(diào)制方式的工作模式，同時(shí)節(jié)省了1個(gè)DA轉(zhuǎn)換器的使用，避免了正交調(diào)制方式IQ鏈路的幅度相位不平衡，簡(jiǎn)化了系統(tǒng)結(jié)構(gòu)［5］。根據(jù)CCSDS B20.0-Y-2標(biāo)準(zhǔn)建議［6］中有關(guān)深空通信數(shù)據(jù)傳輸碼率和調(diào)制方式的選擇要求，以及便于滿足下行遙測(cè)和測(cè)距等要求，基帶電路設(shè)計(jì)的調(diào)制方式和相應(yīng)的碼速率如表1所示。

表1 基帶支持調(diào)制方式和工作速率Tabe 1 Modulation mode and operation rate

基于FPGA電路的基帶單元可進(jìn)一步完成部分功能擴(kuò)展，實(shí)現(xiàn)所需要的數(shù)據(jù)調(diào)制方式，滿足不同的需求。因此，系統(tǒng)具有較強(qiáng)的靈活性。

3 基帶數(shù)字信號(hào)處理設(shè)計(jì)

數(shù)字基帶部分包括數(shù)控時(shí)鐘管理（DCM）、FIFO（First In First Out）接口、RS和CC級(jí)聯(lián)編碼、PCM／BPSK／PM、NRZ／BPSK和SRRC-QPSK等模塊，設(shè)計(jì)框圖如圖2所示。

圖2 全數(shù)字化基帶設(shè)計(jì)框圖Fig.2 Block diagram of all-digital baseband

按照CCSDS 131.0-B-2標(biāo)準(zhǔn)有關(guān)的建議內(nèi)容［8］，基帶單元實(shí)現(xiàn)了數(shù)據(jù)的級(jí)聯(lián)編碼，編碼方式采用RS（255，223）和CC（7，1／2）級(jí)聯(lián)。RS和CC級(jí)聯(lián)編碼通過(guò)向基帶輸入信號(hào)增加冗余校驗(yàn)字使系統(tǒng)具有糾錯(cuò)性能，便于提高通信鏈路增益。

時(shí)鐘管理模塊（DCM）產(chǎn)生其他功能模塊所需要的工作時(shí)鐘。該模塊以最高采樣時(shí)鐘196.608 MHz（32.768 MHz×6，即系統(tǒng)時(shí)鐘）或本地時(shí)鐘（由外部高穩(wěn)晶振32.768 MHz提供）作為輸入?yún)⒖紩r(shí)鐘。由輸入?yún)⒖紩r(shí)鐘進(jìn)行分、倍頻后，產(chǎn)生其他功能模塊所需的工作時(shí)鐘、采樣時(shí)鐘以及副載波。根據(jù)CCSDS 401.0-B建議標(biāo)準(zhǔn)［7］的要求，在本設(shè)計(jì)中，副載波采用方波，頻率為64 kHz。在內(nèi)外時(shí)鐘同步之前，內(nèi)部電路處于復(fù)位狀態(tài)；同步之后，電路處于正常工作狀態(tài)，兩種狀態(tài)均由DCM的鎖定信號(hào)指示。

FIFO接口作為外部數(shù)據(jù)和時(shí)鐘的接口。由于接收的數(shù)據(jù)時(shí)鐘與FPGA內(nèi)部時(shí)鐘屬于不同的時(shí)鐘源或時(shí)鐘速率不同，在數(shù)據(jù)傳輸時(shí)，如果直接用內(nèi)部時(shí)鐘對(duì)外部輸入數(shù)據(jù)采樣，會(huì)產(chǎn)生亞穩(wěn)態(tài)現(xiàn)象。而采用FIFO的異步讀寫(xiě)功能，不但可以解決異域時(shí)鐘數(shù)據(jù)的傳輸問(wèn)題，保證數(shù)據(jù)正常采樣，而且可以簡(jiǎn)化不同調(diào)制方式對(duì)應(yīng)多速率工作模式下時(shí)鐘設(shè)計(jì)。本地采樣時(shí)鐘與外部數(shù)據(jù)時(shí)鐘可以成任意比例，無(wú)需整數(shù)倍關(guān)系。

PCM／BPSK／PM調(diào)制模塊包括兩個(gè)乘法器、一個(gè)加法器、數(shù)控振蕩器（NCO）和查找表等基本單元。級(jí)聯(lián)編碼基帶數(shù)據(jù)經(jīng)乘法器實(shí)現(xiàn)調(diào)制到64 kHz的方波副載波。進(jìn)一步配置調(diào)相指數(shù)產(chǎn)生相位數(shù)據(jù)，生成的相位數(shù)據(jù)與NCO輸出的累加相位進(jìn)行疊加，訪問(wèn)查找表后輸出調(diào)相信號(hào)。兩個(gè)乘法器分別使用異或門和存儲(chǔ)常量的多路器來(lái)完成。其中，系統(tǒng)采樣時(shí)鐘為196.608 MHz，調(diào)制指數(shù)（可配置、默認(rèn)為0.78）和NCO的位寬為28位，頻率分辨率為0.6 Hz。數(shù)字中頻載波輸出60 MHz時(shí)，頻率控制字為81 920 000。查找表位寬為12 bit，無(wú)雜散動(dòng)態(tài)范圍為72 dB。

NRZ／BPSK調(diào)制模塊采用一個(gè)乘法器模塊實(shí)現(xiàn)，直接將級(jí)聯(lián)編碼后的非歸零（NRZ）基帶數(shù)據(jù)調(diào)制到數(shù)字中頻載波（60 MHz）。該調(diào)制方式用于中低碼率數(shù)傳，基帶數(shù)據(jù)調(diào)制部分可不考慮成形濾波，由直接數(shù)字頻率合成器（DDS）產(chǎn)生60 MHz的中頻載波。DDS包含NCO和查找表兩部分。為節(jié)省FPGA資源，NCO相位累加字為20 bit，頻率分辨率約為200 Hz，查找表輸出信號(hào)位寬為12 bit。

SRRC-QPSK調(diào)制模塊包括星座映射、成形濾波、多級(jí)插值、乘法器和加法器等單元。級(jí)聯(lián)編碼后的基帶數(shù)據(jù)經(jīng)星座映射，轉(zhuǎn)換成I和Q兩路信號(hào)，分別進(jìn)行成形濾波、多級(jí)插值和數(shù)字中頻（60 MHz）調(diào)制后疊加輸出，即得到SRRC-QPSK調(diào)制信號(hào)。中頻載波由DDS產(chǎn)生，NCO相位累加字為20 bit，查找表輸出信號(hào)位寬為12 bit。

SRRC-QPSK實(shí)現(xiàn)的關(guān)鍵部分是基帶成形和多級(jí)插值濾波。基帶成形濾波的作用是在盡量保持系統(tǒng)誤碼性能不變的情況下，減少基帶信號(hào)頻譜占用帶寬。濾波器采用有限脈沖響應(yīng)（FIR）根升平方余弦（SRRC）濾波器，利用多相結(jié)構(gòu)實(shí)現(xiàn)，可減少延時(shí)和動(dòng)態(tài)功率消耗。設(shè)IQ鏈路未濾波數(shù)據(jù)速率為Fs，成形濾波的上采樣速率為8×Fs，采用48階的FIR（邊帶衰減約為35 dB），可分成8個(gè)子濾波器，每個(gè)子濾波器的階數(shù)均為6階，子濾波器的工作速率為Fs。子濾波后面為一個(gè)8路復(fù)用器，在8×Fs時(shí)鐘作用下，分時(shí)選擇輸出各子濾波器結(jié)果。每個(gè)子濾波器中的乘法器系數(shù)為常數(shù)，可采用正則有符號(hào)數(shù)字（CSD）表示。乘法器通過(guò)簡(jiǎn)單的加減和移位來(lái)實(shí)現(xiàn)，可提高乘法器工作效率和資源利用率［5］。

插值濾波的目的是為了將成形濾波后數(shù)據(jù)采樣率提高至系統(tǒng)采樣率，以抑制成形濾波后信號(hào)直接進(jìn)行中頻調(diào)制所產(chǎn)生的鏡像分量。插值倍數(shù)為系統(tǒng)采樣率（DA采樣率）與8×Fs之比。插值濾波器采用3級(jí)Hogenauer結(jié)構(gòu)梳狀積分濾波器（CIC）。當(dāng)插值倍數(shù)不小于4時(shí)，CIC的邊帶衰減可達(dá)40 dB。由于要實(shí)現(xiàn)多速率工作模式，在改變基帶速率時(shí)，插值倍數(shù)也需要相應(yīng)地進(jìn)行改變。當(dāng)插值倍數(shù)較小時(shí)，可以簡(jiǎn)單地通過(guò)改變單個(gè)CIC濾波器的插值倍數(shù)來(lái)實(shí)現(xiàn)；而當(dāng)倍數(shù)較大時(shí)，如果仍采用單個(gè)插值濾波器，通過(guò)改變插值倍數(shù)來(lái)完成，實(shí)現(xiàn)將非常困難。如系統(tǒng)采樣率為196.608 MHz時(shí)，基帶濾波后的數(shù)據(jù)采樣率為512 kbit／s，插值倍數(shù)高達(dá)384倍。因此，為了降低插值的倍數(shù)，插值濾波使用了多個(gè)3級(jí)CIC插值濾波器來(lái)實(shí)現(xiàn)，即將1個(gè)3級(jí)CIC濾波器進(jìn)行反復(fù)調(diào)用，將高倍的插值降為多個(gè)低倍的插值，優(yōu)化了實(shí)現(xiàn)方式。如SRRC-QPSK調(diào)制有3種調(diào)制速率，基帶成形濾波后輸出的數(shù)據(jù)速率分別為512 kbit／s、2 Mbit／s和8 Mbit／s，系統(tǒng)采樣率為196.608 MHz，具體的實(shí)現(xiàn)級(jí)聯(lián)方案如圖3所示。圖3中有4個(gè)插值調(diào)用模塊、兩個(gè)插值控制信號(hào)，可完成3種不同速率插值，最高插值為384倍。

圖3 可變速率插值4級(jí)級(jí)聯(lián)方案Fig.3 Cascade scheme of variable rate interpolation

級(jí)聯(lián)方案各級(jí)插值濾波器對(duì)應(yīng)的插值倍數(shù)如表2所示。控制信號(hào)ctrl0和ctrl1分別為CIC2和CIC3的控制信號(hào)，插值時(shí)為1，旁路時(shí)為0。如插值倍數(shù)為384時(shí)，控制信號(hào)ctrl0和ctrl1都為1。

表2 各級(jí)插值濾波對(duì)應(yīng)的插值倍數(shù)Table 2 Interpolation factor corresponding to the interpolation filter at all levels

4 測(cè)試結(jié)果

基于Xilinx FPGA Xc4vsx55的硬件電路，完成了Ka頻段數(shù)字基帶單元電路的研制工作?；鶐щ娐方?jīng)如圖1所示中頻（8.32 GHz）上變頻單元后輸出特性的測(cè)試結(jié)果如表3所示。

表3 數(shù)字信號(hào)處理單元和中頻X頻段聯(lián)合測(cè)試結(jié)果Table 3 The test result of digital signal processor unit and the X band frequency unit

PCM／BPSK／PM、NRZ／BPSK和SRRC-QPSK調(diào)制方式的頻譜如圖4～7所示。其中，QPSK（與BPSK調(diào)制頻譜相同）信號(hào)頻譜第一邊帶衰減約為13 dB，而SRRC-QPSK調(diào)制頻譜的第一邊帶衰減高達(dá)35 dB。當(dāng)數(shù)傳發(fā)射系統(tǒng)的帶寬和帶外衰減要求相同時(shí)，SRRC-QPSK調(diào)制方式相對(duì)QPSK調(diào)制方式大大提高了頻帶利用率。測(cè)試頻譜結(jié)果與仿真設(shè)計(jì)頻譜結(jié)果一致。

圖4 8 kbit／s PCM／BPSK／PM調(diào)制輸出頻譜圖（index=0.78）Fig.4 Spectrum of PCM／BPSK／PM when Rb=8 kbit／s（index=0.78）

圖5 8 kbit／s PCM／BPSK／PM第一頻譜分量詳圖（index=0.78）Fig.5 The first spectrum component for PCM／BPSK／PM when Rb=8 kbit／s（index=0.78）

圖6 64 kbit／s NRZ／BPSK頻譜Fig.6 The spectrum of NRZ／BPSK when Rb=64 bit／s

圖7 2 Mbit／s SRRC-QPSK頻譜Fig.7 The spectrum of SRRC-QPSK when Rb=2 Mbit／s

2 Mbit／s碼率的SRRC-QPSK調(diào)制信號(hào)星座圖和矢量誤差幅度（EVM）如圖8所示。EVM為4.6%，滿足應(yīng)用性能指標(biāo)（小于10%［9］）。幅度誤差為3.0%（0.26 dB），相位不平衡度為1.7°，完全滿足CCSDS 401.0-B關(guān)于深空通信建議［7］的幅度誤差（小于0.5 dB）和相位不平衡度（小于5°）要求。

圖8 碼率為2 Mbit／s SRRC-QPSK調(diào)制性能圖Fig.8 The modulation performance of SRRC-QPSK when Rb=2 Mbit／s

5 結(jié)語(yǔ)

本文基于Xilinx FPGA XC4VSX55芯片，完成了Ka頻段數(shù)傳發(fā)射機(jī)系統(tǒng)數(shù)字基帶電路單元的設(shè)計(jì)與實(shí)現(xiàn)?；鶐щ娐穯卧鶕?jù)碼速率的變化，選擇相應(yīng)的基帶數(shù)據(jù)調(diào)制方式，具有較強(qiáng)的靈活性?；鶐л敵鲂盘?hào)在X頻段的測(cè)試結(jié)果表明，當(dāng)碼率為2 Mbit／s的SRRC-QPSK調(diào)制時(shí)，解調(diào)結(jié)果中EVM為4.6%，幅度誤差和相位不平衡度分別為3%和1.7°。基帶電路單元滿足深空通信Ka頻段下行通信鏈路的工程應(yīng)用需求?；谌珨?shù)字化設(shè)計(jì)架構(gòu)的基帶電路單元，可進(jìn)一步完成部分功能擴(kuò)展，滿足不同的工程需求。

6 致謝

感謝“中國(guó)科學(xué)院知識(shí)創(chuàng)新工程青年人才領(lǐng)域前沿項(xiàng)目”的資助，感謝閆毅老師在項(xiàng)目中給予的鼓勵(lì)、建議與幫助。

［1］劉嘉興.走向深空——測(cè)控通信的發(fā)展方向［J］.電訊技術(shù)，2006，46（2）：1-8.

LIU Jia-xing.Forward to Deep Space：Development Trend of TTC＆DT Technology［J］.Telecommunication Engineering，2006，46（2）：1-8.（in Chinese）

［2］張乃通，李暉，張欽宇.深空探測(cè)通信技術(shù)發(fā)展趨勢(shì)與思考［J］.宇航學(xué)報(bào)，2007，28（4）：786-793.

ZHANG Nai-tong，LI Hui，ZHANG Qin-yu.Thought and Developing Trend in Deep Space Exploration and Communication［J］.Journal of Astronautics，2007，28（4）：786-793.（in Chinese）

［3］Comparini M C，Tiberis F D，Novello R.Advances in Deep-Space Trans-ponder Technology［J］.Proceedings of the IEEE，2007，95（10）：1994-2008.

［4］Mysoor N R，Kayalar S，Lane J P，et al.Performance of A Ka-band Transponder Breadboard for Deep Space Applications［C］／／Proceeding of Aerospace Conference.Snowmass，CO：IEEE，1997：547-557.

［5］Simone L，Gelfusa D，Cocchi S.A Novel Digital Platform for Deep Space Transponders：the Transmitter Side［C］／／Proceedings of Aerospace Conference.Big Sky，Montana，USA：IEEE，2007：1446-1452.

［6］CCSDS B20.0-Y-2，Proceedings of The CCSDS RF And Modulation Subpanel 1E Meeting of MAY 2001 Concerning Bandwidth-efficient Modultion［S］.

［7］CCSDS 401.0-B，Radio Frequency and Modulaton Systems［S］.

［8］CCSDS 131.0-B-2，TM Synchronization and Channel Coding［S］.

［9］Hatziathanasiou I，McLaren C，Goldsmith R，et al.Miniature High Speed Down-link Module For Small Satellites In Low Earth Orbits［C］／／Proceedings of the 5th ESA International Workshop on Tracking，Telemetry and Command Systems for Space Applications.［S.l.］：ESA／ESTEC，2010：1-8.

ZHANG Jin-zhou was born in Xianning，Hubei Province，in 1984.He is now a graduate student.His research concerns digital signal processing for space communication.

Email：binghuozjz＠126.com

梁顯鋒（1972—），男，湖北荊門人，博士，研究員，主要從事新型高功率微波器件和數(shù)傳發(fā)射系統(tǒng)研究；

LIANG Xian-feng was born in Jingmen，Hubei Province，in 1972.He is now a researcher with the Ph.D.degree.His research concerns new high-power microwave devices and data transmission transmitter system.

Email：liangxf＠cssar.ac.cn

謝閩（1981—），女，四川成都人，工程師，主要從事RF微波電路設(shè)計(jì)與研發(fā)；

XIE Min was born in Chengdu，Sichuan Province，in 1981. She is now an engineer.Her research concerns the design of RF＆microwave circuit.

Email：xiem＠cssar.ac.cn

謝春堅(jiān)（1941—），男，福建福州人，研究員，主要負(fù)責(zé)RF微波系統(tǒng)設(shè)計(jì)；

XIE Chun-jian was born in Fuzhou，F(xiàn)ujian Province，in 1941.He is now a researcher.His research concerns RF＆microwave system design.

Email：xiecj＠＠cssar.ac.cn

王竹剛（1974—），男，北京人，碩士，副研究員，從事射頻微波通信和數(shù)字信號(hào)處理技術(shù)研究；

WANG Zhu-gang was born in Beijing，in 1974.He is now an associate researcher with the M.S.degree.His research concerns RF＆microwave communication and digital signal processing.

Email：wangzg＠cssar.ac.cn

熊蔚明（1963—），男，北京人，博士，研究員，2007年入選中國(guó)科學(xué)院“百人計(jì)劃”，主要研究方向?yàn)榭臻g通信系統(tǒng)、電子系統(tǒng)的總體策劃、詳細(xì)設(shè)計(jì)和工程應(yīng)用。

XIONG Wei-ming was born in Beijing，in 1963.He is now a researcher with the Ph.D.degree and also a 100 Talents Project member of the Chinese Academy of Sciences.His research concerns the overall system design，the detail design and the engineering application of space communication systems.

Email：xwm＠cssar.ac.cn

Development of Digital Baseband Circuit Unit of a Ka Band Data Transmission Transmitter for Deep-space Communications

ZHANG Jin-zhou1，2，LIANG Xian-feng1，XIE Min1，XIE Chun-jian1，WANG Zhu-gang1，XIONG Wei-ming1
（1.Center for Space Science and Applied Research，Chinese Academy of Sciences，Beijing 100190，China；2.Graduate College，Chinese Academy of Sciences，Beijing 100190，China）

The baseband data coding and modulation is achieved on the Xilinx FPGA circuit，which is a part of a Ka band downlink transmitter for deep space communications.The flexible design of modulation mode corresponding to the different transmission rate ranges referred to CCSDS（Consultative Committee for Space Data Systems）standard is finished.The modulation schemes of PCM／BPSK／PM，NRZ／BPSK and SRRC-QPSK are separately chosen corresponding to the code rate ranges of 16 bit／s～20 kbit／s，20～200 kbit／s and 200 kbit／s～2 Mbit／s by the external control commands in the FPGA circuit.The test results at X band show that the magnitude and phase error of BPSK and SRRC-QPSK are respectively less than 3.1%and 1.7 degrees，which comply with the CCSDS recommend on deep space communication standard.The circuit can meet the application requirement of the Deep Space Communication engineering.

deep space communications；Ka band；data transmission transmitter；baseband circuit；phase modulation

TN927；TN83

A

10.3969／j.issn.1001-893x.2012.05.013

張津舟（1984—），男，湖北咸寧人，碩士研究生，主要研究方向?yàn)榭臻g通信數(shù)字信號(hào)處理；

1001-893X（2012）05-0668-06

2012-01-20；

2012-03-27