張會(huì)新，陳嫣然，鄭燕露

(中北大學(xué)電子測(cè)試技術(shù)國家重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051)

現(xiàn)代數(shù)據(jù)存儲(chǔ)測(cè)試系統(tǒng)應(yīng)用中對(duì)于遠(yuǎn)程的數(shù)據(jù)通信的要求越來越高，針對(duì)以往計(jì)算機(jī)與底層硬件之間通信采用USB、以太網(wǎng)、RS－232等通信方式，都有速度、距離和易掉線等缺陷。本文采用了PCI(Peripheral Component Interconnect)總線作為信息通信接口，使下層的測(cè)試系統(tǒng)能夠和計(jì)算機(jī)之間有一個(gè)相當(dāng)大的數(shù)據(jù)傳輸帶寬。

PCI又稱外圍部件互連總線，是一種具有多路地址線和數(shù)據(jù)線的高性能的32/64位總線。目前32位數(shù)據(jù)總線時(shí)，最大傳輸速率可達(dá)到132 Mbit/s，當(dāng)擴(kuò)展到64位數(shù)據(jù)總線時(shí)，數(shù)據(jù)傳輸率可以達(dá)到264 Mbit/s。

1 硬件設(shè)計(jì)

基于PCI9054的通信卡以FPGA作為中心控制電路，考慮到占用較多的內(nèi)部邏輯資源，選用Xilinx公司的FPGA芯片XC3S400，能夠滿足該系統(tǒng)的設(shè)計(jì)要求，用于對(duì)數(shù)據(jù)包的編碼解碼處理。PCI9054作為PCI接口芯片，實(shí)現(xiàn)PCI總線與FPGA的無縫連接。PLX Tech公司提供的PCI9054器件是一種支持32 bit/33 MHz PCI總線橋芯片，符合PCI 2.2規(guī)范，支持PCI總線的主/從方式傳輸，在突發(fā)狀態(tài)下可實(shí)現(xiàn)PCI的全速數(shù)據(jù)傳輸，能廣泛地應(yīng)用到各種適配卡和嵌入式系統(tǒng)中。

1.1 總體電路設(shè)計(jì)

該系統(tǒng)主要由FPGA、PCI接口芯片PCI9054，光纖通信模塊，LVDS接口電路組成。系統(tǒng)硬件總體結(jié)構(gòu)框如圖1所示。

圖1 硬件總體框圖

PCI通信卡的工作流程為:上位機(jī)發(fā)送32位數(shù)據(jù)通過PCI接口給PCI9054，F(xiàn)PGA控制PCI9054本地總線來獲得這32位數(shù)據(jù)并打包成40位的命令字，并以異步串行的方式通過光纖模塊發(fā)給測(cè)試系統(tǒng)。當(dāng)測(cè)試系統(tǒng)回傳數(shù)據(jù)時(shí)，F(xiàn)PGA也以同樣的方式接收40位的數(shù)據(jù)包并解碼獲得32位數(shù)據(jù)存到內(nèi)部FIFO緩存，再通過控制PCI9054本地總線來讀取內(nèi)部FIFO將數(shù)據(jù)上傳至上位機(jī)。

1.2 E2PROM配置

E2PROM配置是硬件設(shè)計(jì)的關(guān)鍵，因?yàn)镻CI9054的需要根據(jù)E2PROM配置信息初始化內(nèi)部寄存器，配置信息如有不對(duì)，會(huì)造成無法進(jìn)入系統(tǒng)。根據(jù)PLX公司給出的E2PROM芯片推薦表，選用Microchip公司的HT93LC56。經(jīng)過實(shí)踐，本文設(shè)計(jì)了一種方法可先以空白的E2PROM進(jìn)入系統(tǒng)并使用PLX公司SDK中的PLXMon工具燒寫其配置信息，實(shí)現(xiàn)正常使用PCI通信卡。E2RPOM硬件設(shè)計(jì)如圖2所示。

圖2 93LC56電路圖

使用空白的93LC56首次進(jìn)入系統(tǒng)時(shí)DI/DO引腳用3.9 kΩ電阻下拉，并且PCI9054芯片的Test引腳要用10 kΩ電阻上拉使PCI9054芯片處于高阻態(tài)即可以順利進(jìn)入系統(tǒng)。進(jìn)入系統(tǒng)后將Test下拉使PCI9054進(jìn)入正常工作模式，掃描PCI設(shè)備，安裝PLX公司官方驅(qū)動(dòng)即可使用PLXMon燒寫固件信息，提示燒寫成功后將DI/DO引腳上拉。重啟計(jì)算機(jī)，則PCI通信卡可以正常使用。硬件設(shè)計(jì)時(shí)建議把這兩個(gè)引腳設(shè)計(jì)成上下拉的方式。

PCI9054有5種寄存器，在該設(shè)計(jì)中主要是對(duì)PCI配置寄存器和Run Time寄存器進(jìn)行配置，PCI配置寄存器里主要是本地總線對(duì)內(nèi)存的映射，Space0映射到Memory，Space1映射到I/O空間，總線寬度為32位，突發(fā)模式使能。Run Time寄存器主要是開啟PCI中斷和本地中斷。主要的E2PROM配置信息如圖3所示。

圖3 E2PROM配置信息(截圖)

2 軟件設(shè)計(jì)

PCI9054的本地總線有3種工作模式:M，C，J模式，該設(shè)計(jì)中采用局部總線32位，數(shù)據(jù)與地址不復(fù)用，所以選擇C模式。C模式下有3種數(shù)據(jù)傳輸方式:直接主模式、直接從模式、DMA方式。該設(shè)計(jì)采用直接從模式。

2.1 時(shí)序設(shè)計(jì)

PCI9054的Memory支持單周期和突發(fā)模式的讀寫操作，I/O只支持單周期讀寫。該通信卡是建立在上位機(jī)與底層硬件之間的橋梁，上位機(jī)通過PCI下發(fā)命令，并且還要獲得數(shù)據(jù)的回傳。所以對(duì)于命令下發(fā)采用I/O讀寫方式，回傳數(shù)據(jù)則采用Memory的突發(fā)模式，時(shí)序狀態(tài)機(jī)如圖4所示。上電復(fù)位后，當(dāng)本地總線請(qǐng)求信號(hào)lhold來后，回應(yīng)本地總線響應(yīng)信號(hào)lholda。此時(shí)State0判斷ads信號(hào)，ads為0則跳轉(zhuǎn)到State1，表示有地址下發(fā)，否則在State0等待。State1狀態(tài)時(shí)判斷blast信號(hào)，當(dāng)blast為0則跳轉(zhuǎn)到State2狀態(tài)，表示為單周期讀寫。在State2狀態(tài)判斷l(xiāng)wr信號(hào)，lwr信號(hào)為1表示是寫，下發(fā)上位機(jī)的命令，lwr信號(hào)為0表示是讀，回讀數(shù)據(jù)給上位機(jī)。需要注意的是在此狀態(tài)下需要將ready信號(hào)置0，表示數(shù)據(jù)有效。狀態(tài)直接跳轉(zhuǎn)到State3，繼續(xù)判斷ads是否又地址下發(fā)。當(dāng)blast為1時(shí)則跳轉(zhuǎn)到State4狀態(tài)，表示為突發(fā)讀寫。State4狀態(tài)時(shí)也是根據(jù)lwr信號(hào)來進(jìn)行讀或?qū)?，并將ready置0，跳轉(zhuǎn)到State5狀態(tài)。State5狀態(tài)時(shí)再次判斷blast，如果為1表示突發(fā)模式還未結(jié)束，還要進(jìn)行讀寫數(shù)據(jù)，則狀態(tài)機(jī)回到State4狀態(tài)繼續(xù)進(jìn)行讀寫操作，如果為0表示已經(jīng)是突發(fā)讀寫的最后一個(gè)周期，跳轉(zhuǎn)到State6狀態(tài)里再次判斷ads。PCI9054時(shí)序操作需要注意的是ready信號(hào)置低返回給PCI9054的時(shí)間以及對(duì)ads判斷的時(shí)間，如果ready信號(hào)置0不及時(shí)的話容易造成死機(jī)或者錯(cuò)數(shù)。而ads判斷不及時(shí)可能會(huì)造成32位數(shù)高8位或低8位出現(xiàn)誤碼，這都是因?yàn)閿?shù)據(jù)未建立穩(wěn)定就開始讀寫所導(dǎo)致的。

圖4 PCI9054狀態(tài)機(jī)圖

2.2 驅(qū)動(dòng)設(shè)計(jì)

該設(shè)計(jì)驅(qū)動(dòng)程序主要是完成本地總線對(duì)PCI總線的內(nèi)存映射和I/O地址數(shù)據(jù)存取，能正確識(shí)別設(shè)備及處理來自通信卡的硬件中斷信號(hào)。上位機(jī)控制相應(yīng)的函數(shù)來實(shí)現(xiàn)讀寫操作，中斷的判斷和清除。主要步驟是:

1)檢測(cè)是否存在設(shè)備，打開設(shè)備。

2)判斷是寫還是讀，選擇I/O或Memory，下發(fā)偏移地址，進(jìn)行讀寫操作。

3)開始回讀數(shù)據(jù)時(shí)，判斷中斷信號(hào)，如有中斷信號(hào)則開始下發(fā)偏移地址并清中斷。如果沒有則延時(shí)等待后提示沒有數(shù)據(jù)。

中斷處理部分驅(qū)動(dòng)程序如下:

3 結(jié)束語

PCI9054強(qiáng)大的功能使得對(duì)PCI總線接口的設(shè)計(jì)變得簡(jiǎn)單，只需通過本地總線的控制電路就可實(shí)現(xiàn)與PCI總線的數(shù)據(jù)傳輸。該系統(tǒng)實(shí)現(xiàn)了利用PCI總線對(duì)數(shù)據(jù)的傳輸和實(shí)時(shí)處理，可廣泛應(yīng)用于數(shù)據(jù)采集系統(tǒng)。

［1］饒運(yùn)濤，鄒繼軍，鄭勇蕓.現(xiàn)場(chǎng)總線CAN原理和應(yīng)用系統(tǒng)設(shè)計(jì)［M］.北京:北京航空航天大學(xué)出版社，2003.

［2］張文棟.存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)理論及其應(yīng)用［M］.北京:高等教育出版社，2002.

［3］張培仁，孫力.基于C8051F系列微控制器原理與應(yīng)用［M］.北京:清華大學(xué)出版社，2007.

［4］王強(qiáng)，文豐，任勇峰.基于FPGA的高速實(shí)時(shí)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)［J］.儀表技術(shù)與傳感器，2009(1):50－52.

［5］周治良，劉俊，張斌珍.基于FPGA及FLASH的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)［J］. 數(shù)采與監(jiān)測(cè)，2003(1):91－92.