趙 娜 張 磊

北京航天自動控制研究所，北京 100854

隨著運載火箭箭上設(shè)備集成化、智能化程度的不斷提高，對其測試診斷的要求也日趨復雜，由于箭上設(shè)備集成了高速數(shù)據(jù)總線接口、控制、自測試等多種功能，帶來了其測試接口種類多，測試數(shù)據(jù)信息量增加的問題，如何構(gòu)建性價比高、性能優(yōu)越的運載火箭箭上設(shè)備綜合測試系統(tǒng)成為目前努力探索的課題。本文針對某運載火箭箭上系統(tǒng)的實際測試需求，提出了一種基于CPCI總線的測試系統(tǒng)軟硬件實現(xiàn)方案，其各個組成模塊實現(xiàn)了自主研發(fā)，測試系統(tǒng)具有體積小、集成度高、數(shù)據(jù)吞吐量大等特點，并利于擴展，以滿足不同的需求。

1 系統(tǒng)測試需求及實現(xiàn)難點分析

系統(tǒng)要求測量箭上設(shè)備一次電源、慣性測量系統(tǒng)、執(zhí)行機構(gòu)等關(guān)鍵參數(shù)。根據(jù)測試信號種類的不同，具體的測試要求包括：不少于44路開關(guān)量輸入測量，測量時間分辨率不高于1ms；48路實時模擬量信號，循環(huán)測量周期不高于20ms；14路實時頻率量信號，循環(huán)測量周期不高于200ms；實時接收4路RS-422串口信號和1路傳輸速率2M的高速串口信號，實時監(jiān)聽1553B總線數(shù)據(jù)，要求數(shù)據(jù)無漏幀，并記錄數(shù)據(jù)發(fā)送的時間。要求測試系統(tǒng)與被測信號隔離，且存貯的每個測量周期的數(shù)據(jù)應帶測量時間，其主要模塊的設(shè)計要實現(xiàn)自主研發(fā)，設(shè)備要求小型化和便于攜帶，并具備一定的擴展能力。設(shè)計時要充分考慮測試的安全性和可靠性，不允許測量電路故障造成箭上設(shè)備的損壞。

綜合以上需求，要求測試系統(tǒng)具有較強的實時性、信息處理能力和測試數(shù)據(jù)的吞吐能力。而且由于國產(chǎn)處理器和芯片的技術(shù)水平相比國際先進水平差距較大，系統(tǒng)的實現(xiàn)必須考慮測試總線、測試模塊、測試軟件、CPU處理能力等各個方面。對系統(tǒng)的實現(xiàn)難點進行綜合分析，可概括為以下幾點：

1)國產(chǎn)處理器性能不足與高性能測試系統(tǒng)之間存在一定的矛盾；

2)A/D采集路數(shù)多，測試實時性要求高；

3)要求實時監(jiān)聽并記錄總線和串口的數(shù)據(jù)，測試數(shù)據(jù)信息量大，對測試系統(tǒng)數(shù)據(jù)吞吐量提出了較高要求；

4)系統(tǒng)必須具有較強的實時數(shù)據(jù)處理和自動判別能力；

5)測試信號種類多，信號調(diào)理工作量大，但要求設(shè)備體積小，便于攜帶。

2 系統(tǒng)構(gòu)成與實現(xiàn)方案

2.1 CPCI總線選擇

外圍互連(Peripheral Component Interconnect，PCI)總線，是一種高性能32/64位地址/數(shù)據(jù)復用，高速外圍設(shè)備接口局部總線。其傳輸速度最高可達132MB/s，且具有良好的兼容性，符合總線規(guī)范的模塊可以插入任何PCI系統(tǒng)并可靠地工作。

緊湊型PCI(Compact PCI，簡稱CPCI)，是國際工業(yè)計算機制造者聯(lián)合會(PCI Industrial Computer Manufacture’s Group，PICMG)于1994年提出的一種總線接口標準，是以PCI電氣規(guī)范為標準的高性能工業(yè)用總線。

CPCI技術(shù)是在PCI技術(shù)基礎(chǔ)之上經(jīng)過改進而成，具體表現(xiàn)為以下3個方面：1)繼續(xù)采用PCI局部總線技術(shù)；2)摒棄PCI傳統(tǒng)機械結(jié)構(gòu)，改用經(jīng)過20年實踐檢驗的高可靠歐洲卡結(jié)構(gòu)，改善了散熱條件、提高了抗振動沖擊能力、符合電磁兼容性要求；3)摒棄PCI的金手指式互連方式，改用2mm密度的針孔式連接器，具有氣密性、防腐性，進一步提高了可靠性，并增加了帶載能力。

CPCI技術(shù)中最突出、最具吸引力的特點是熱插拔。簡言之，就是在運行系統(tǒng)不斷電的條件下插入或拔出功能模塊，而不破壞系統(tǒng)正常工作的一種技術(shù)。該技術(shù)適于應用在要求實時數(shù)據(jù)采集、高速運算、模塊化及高可靠度、可長期使用的軍事系統(tǒng)、航空航天等領(lǐng)域。因此，開發(fā)基于CPCI總線的板卡具有非常重要的現(xiàn)實意義。

2.2 測試系統(tǒng)組成

系統(tǒng)由測試機箱、主計算機模塊、各功能測試模塊、信號調(diào)理模塊、信號轉(zhuǎn)接卡及測試軟件組成，各模塊通過CPCI背板連接。系統(tǒng)功能設(shè)計原理見圖1所示。主計算機模塊運行應用程序?qū)Ω鞴δ苣K進行初始化并提取CPCI總線數(shù)據(jù)，各功能模塊在主計算機模塊調(diào)度下實現(xiàn)相應的測試與控制功能。從系統(tǒng)體積、便于安裝和散熱性等方面考慮，測試機箱采用了3U，19英寸抽屜式密封整體框架結(jié)構(gòu)形式。由背板將機箱內(nèi)部分為前、后兩部分，前半部分安裝CPCI 3U功能模塊，后半部分安裝CPCI 3U信號轉(zhuǎn)接卡。系統(tǒng)結(jié)構(gòu)設(shè)計緊湊，易于擴展，并且綜合考慮了電磁兼容、熱設(shè)計等因素。

圖1 系統(tǒng)功能原理框圖

2.2.1 主計算機模塊

主計算機模塊采用龍芯2F處理器，負責對各種外部設(shè)備和系統(tǒng)接口的初始化，以及設(shè)備應用程序運行。具有可靠性高、功耗低、速度快等優(yōu)點。模塊主要由5個部分構(gòu)成，包括顯示、網(wǎng)絡(luò)、南橋、PCI橋、PCI轉(zhuǎn)IDE部分電路，主計算機模塊設(shè)計原理見圖2所示。顯示部分采用獨立顯示芯片XGI Volari V2；網(wǎng)絡(luò)部分通過處理器芯片提供的MAC，外接2片PHY進行功能擴展；PCI橋采用PLX 6254，可實現(xiàn)透明和非透明橋功能。系統(tǒng)支持的接口有：以太網(wǎng)接口、RS-232接口、VGA接口、IDE接口和USB接口。系統(tǒng)支持512KB EEPROM、512MB板載內(nèi)存和24GB掛接IDE電子硬盤。EEPROM存儲系統(tǒng)引導軟件，IDE電子盤存儲操作系統(tǒng)和應用軟件。

圖2 主計算機模塊原理圖

2.2.2 A/D模塊

A/D模塊硬件電路主要實現(xiàn)模擬信號采樣、A/D轉(zhuǎn)換處理功能。模塊主要由9個功能塊構(gòu)成：多路模擬量輸入及通道轉(zhuǎn)換組合控制電路，輸入模擬信號增益控制電路， A/D轉(zhuǎn)換及范圍控制電路，磁器件隔離電路，采樣數(shù)據(jù)緩存器FIFO、通道組合控制碼寄存器電路，定時器電路，由計數(shù)器、比較器、掃描循環(huán)長度控制電路、掃描地址產(chǎn)生電路、A/D轉(zhuǎn)換啟動控制電路、轉(zhuǎn)換完成信號響應電路和數(shù)據(jù)寫入FIFO寄存器控制電路等組成的硬件掃描控制電路，由PCI9052等構(gòu)成的總線接口及控制電路，以及數(shù)據(jù)傳輸和中斷控制部分。模塊設(shè)計原理見圖3所示。A/D模塊具有多路信號切換循采、A/D轉(zhuǎn)換啟?？煽?、通道可選、采樣速率可設(shè)置等功能。A/D信號調(diào)理模塊負責對輸入信號進行調(diào)理，將調(diào)理后的信號送A/D模塊處理，信號接入前利用線性光電隔離放大器進行雙端輸入隔離。A/D信號調(diào)理模塊不占用CPCI總線槽位，與A/D模塊通過非CPCI總線通訊。通道切換速度足夠高以確保采樣時相應通道信號已保持平穩(wěn)。

圖3 A/D模塊原理圖

2.2.3 開關(guān)量輸入模塊

開關(guān)量輸入模塊實現(xiàn)開關(guān)量并行采集功能，通過對各路狀態(tài)信號的實時監(jiān)測，記錄其狀態(tài)和時間信息。模塊主要由4部分構(gòu)成，包括光耦隔離電路、施密特整形電路、可編程邏輯處理單元、CPCI接口電路。光耦隔離電路主要是接收開關(guān)量輸入信號，將其轉(zhuǎn)變?yōu)橄鄳腡TL邏輯電平的“1”或“0”。施密特整形電路可以將上下沿變化緩慢的信號整形為邊沿陡峭的矩形波?？删幊踢壿嬈骷梢詫斎胄盘栠M行采樣和中斷處理。處理好的信號可以通過PCI總線進行實時讀取，以監(jiān)測現(xiàn)場的狀態(tài)。開關(guān)量模塊設(shè)計原理見圖4所示。模塊支持中斷和查詢兩種工作方式。狀態(tài)發(fā)生變化時將當前狀態(tài)存入緩沖區(qū)并可觸發(fā)中斷。

圖4 開關(guān)量模塊原理圖

2.2.4 1553B總線接口模塊

1553B總線接口模塊采用超大規(guī)模集成芯片(VLSI)，具有單總線雙通道冗余通訊特性，支持變壓器耦合方式，工作方式為BC，RT，MT和RT/MT方式可選，支持中斷及查詢方式。模塊設(shè)計原理見圖5所示。模塊為智能板卡，工作在MT或RT/MT模式時要求板卡監(jiān)聽總線上的所有信息，并對監(jiān)聽數(shù)據(jù)重組后傳送至主計算機模塊。為避免中斷頻繁導致占用主計算機模塊大量資源，要求對中斷做特殊處理：具備每接收并處理多個1553B消息或每間隔一定時間，這兩個條件之一即向主計算機模塊發(fā)送一次中斷，并通過DMA方式發(fā)送數(shù)據(jù)至主計算機模塊。數(shù)據(jù)傳輸位速率可以達到1Mbit/s。

圖5 1553B總線接口模塊原理圖

2.2.5 串口模塊

串口模塊用于接收4路RS-422串口數(shù)據(jù)和1路高速串口數(shù)據(jù)，并通過CPCI總線轉(zhuǎn)發(fā)至主計算機模塊。模塊主要包含4個部分：RS-422接口電路、FPGA電路、數(shù)據(jù)存儲電路和CPCI接口電路，另外還包括電源電路、復位電路。模塊設(shè)計原理如圖6所示。用光耦隔離接收RS-422信號和高速串口信號。為了實現(xiàn)多路串口數(shù)據(jù)并行接收，采用FPGA實現(xiàn)數(shù)據(jù)接收、通訊協(xié)議解析及數(shù)據(jù)存儲。由于高速串口通訊協(xié)議復雜，實現(xiàn)該協(xié)議占用的FPGA內(nèi)部資源較多，單片F(xiàn)PGA難以同時實現(xiàn)高速和低速串口通訊協(xié)議，因此高速和低速串口電路各采用1片F(xiàn)PGA。選擇PCI9030芯片作為橋接芯片，PCI9030是PCI9052的新版本，采用SMARTarget技術(shù)，性能有很大的提升。該芯片完全實現(xiàn)PCI V2.2規(guī)范，并且能夠?qū)崿F(xiàn)132MB/s的突發(fā)傳輸?？紤]模塊對存儲能力的要求，在低速串口FPGA外部擴展了存儲器。兩片F(xiàn)PGA共用地址和數(shù)據(jù)總線及部分控制信號，通過獨立的片選信號以確保兩片F(xiàn)PGA不會發(fā)生沖突。

圖6 串口模塊原理圖

2.2.6 頻率測量模塊

頻率測量模塊的功能是對信號進行頻率或占空比測量。頻率測量采用閘門時間修正法。閘門時間修正法就是對規(guī)定的閘門時間進行修正，使得閘門時間為被測信號周期的整數(shù)倍，以得到正確的閘門時間。閘門時間通過計數(shù)器對頻標計數(shù)來獲得。精確門的開啟和關(guān)閉由被測信號和預置門控制，計數(shù)器1和計數(shù)器2在精確門的控制下對頻標和被測信號進行計數(shù)。設(shè)頻標的周期為Tξ，則被測信號的頻率F為：

(1)

式中，Nx為計數(shù)器1計量的個數(shù)，Nξ為計數(shù)器2計量的個數(shù)。

模塊的硬件原理框圖如圖7所示。信號由CPCI底板連接器輸入后經(jīng)過光電隔離芯片進入FPGA內(nèi)。圖中虛線框內(nèi)的電路由一片F(xiàn)PGA實現(xiàn)，計數(shù)器中每個測量通道有兩個計數(shù)器，一個對晶振計數(shù)，另一個對信號進行計數(shù)。正弦波信號經(jīng)線性光耦隔離后再經(jīng)比較器脈沖整形后進入FPGA。

圖7 頻率測量模塊原理圖

3 應用軟件設(shè)計

為保證實時性，選用VxWorks6.7嵌入式實時操作系統(tǒng)，同時為實現(xiàn)測試任務，對軟件的工作流程進行設(shè)計，如圖8所示。

圖8 系統(tǒng)軟件工作流程圖

設(shè)備上電進行初始化后停止執(zhí)行后續(xù)功能，等待自檢命令。通過網(wǎng)絡(luò)接口收到自檢命令后繼續(xù)執(zhí)行后續(xù)功能，啟動測試程序。采集數(shù)據(jù)要求包含時間信息。將測試、監(jiān)聽到的數(shù)據(jù)經(jīng)處理與格式轉(zhuǎn)換后通過以太網(wǎng)發(fā)送至上位機、虛擬顯示終端和故障診斷信息采集系統(tǒng)。具體流程如下：

1)上電進行設(shè)備初始化后停止執(zhí)行后續(xù)程序，等待自檢命令。收到自檢命令后進行自檢，若自檢結(jié)果不正確則通過以太網(wǎng)報告系統(tǒng)上位機，并停止執(zhí)行后續(xù)程序，若正確則繼續(xù)執(zhí)行后續(xù)程序；

2)通過以太網(wǎng)口接收系統(tǒng)同步消息，進行時間同步；

3)實時監(jiān)測A/D、開關(guān)量、頻率量，每20ms轉(zhuǎn)發(fā)一次至系統(tǒng)綜合信息處理終端；

4)定時查詢和讀取串口接收板緩存數(shù)據(jù)，打入時間戳，以網(wǎng)絡(luò)通信方式每1s向系統(tǒng)綜合信息處理終端轉(zhuǎn)發(fā)一次接收到的高速串口及RS-422串口數(shù)據(jù)；

5)實時監(jiān)聽1553B總線數(shù)據(jù)。每20ms向上位機轉(zhuǎn)發(fā)一次監(jiān)聽到的二次電源數(shù)據(jù)；實時向上位機轉(zhuǎn)發(fā)監(jiān)聽到的時序信號；每1s向系統(tǒng)綜合信息處理終端轉(zhuǎn)發(fā)一次監(jiān)聽到的模飛三軸位置、速度量。所有1553B監(jiān)聽數(shù)據(jù)均進行本地存儲。

4 結(jié)束語

主要研究了一種用于運載火箭箭上系統(tǒng)測試的CPCI數(shù)據(jù)采集系統(tǒng)的軟硬件設(shè)計方案，該系統(tǒng)具有較強的實時性、較強的信息處理能力和測試數(shù)據(jù)的吞吐能力，實現(xiàn)了高流量、高速度的多種信號連續(xù)采集處理和發(fā)送，各個組成模塊實現(xiàn)了自主研發(fā)，測試系統(tǒng)具有體積小、集成度高、數(shù)據(jù)吞吐量大、可擴展和便于維修的特點。

參 考 文 獻

[1] 陳利學.PCI局部總線開發(fā)者指南[M].西安：西安電子科技大學出版社，1997.

[2] 沈蘭蓀.高速數(shù)據(jù)采集系統(tǒng)原理及應用[M].北京：人民郵電出版社，1995.

[3] 楊暉，張鳳言.大規(guī)模可編程邏輯器件和數(shù)字系統(tǒng)設(shè)計[M].北京：北京航空航天大學出版社，1998.