生產速度更快、功耗更低的CPU一直是芯片制造商的目標，實現(xiàn)這一目標的主要方式就是減小晶體管的體積，從而能夠在芯片上集成更多數(shù)量的晶體管。更小的晶體管也意味著智能手機和平板電腦等移動設備可以獲得更高性能的低電壓處理器。但是隨著芯片上集成的晶體管數(shù)量不斷增加，它的功耗勢必也將增大，發(fā)熱也會更加明顯。

8年前的英特爾“Pentium 4”處理器芯片內集成了約125萬個晶體管，制程工藝為90nm，而上一代的Sandy Bridge處理器制程工藝為32nm，芯片中集成了超過10億個晶體管。但是它們所采用的傳統(tǒng)“體硅”晶體管技術經過數(shù)十年的發(fā)展之后，制程工藝已經接近物理極限，進入20nm～30nm制程工藝時代之后，原來的技術失去了可靠性。為了繼續(xù)減小晶體管的體積，從而集成更多晶體管，則必須改變晶體管的結構設計。

漏電流的遭遇戰(zhàn)

晶體管尺寸進入30nm之內后，首當其沖的是要面對“漏電現(xiàn)象”。每個晶體管都代表了一個比特值（0或1），當柵極施加電壓時，基底上會打開一個通道，電子從源極流動到漏極。在微型化的過程中，單個晶體管元件（源極、漏極和基底）之間的距離越來越小，因此各自的電氣性能開始互相產生影響，導致即使柵極沒有施加電壓，基底上的通道依然會打開，從而產生漏電流。為了保證芯片的可靠性，芯片制造商不得不提高工作電壓，但是這樣做功耗就會增加，抵消了減小晶體管體積帶來的好處。要重新獲得更強的控制權（通道開啟和關閉），就需要改變晶體管的結構。

首先，芯片制造商早已經開始在柵極和通道之間建立絕緣層：柵極氧化層，使泄露電流得到一定程度的控制。但是在32nm晶體管上，柵極氧化層的厚度約為0.9nm。相比之下，硅原子的直徑約為0.3nm。如果晶體管體積繼續(xù)減小，那么就進一步增加了柵極電子進入通道的可能，開辟出一個新的源漏電流。所以目前來看，有效的解決方法只能是控制通道的其余部分。

英特爾在最新的代號為Ivy Bridge的處理器上采用22nm制程工藝，總共集成了約14億個晶體管。它采用的是“3D”晶體管技術，通道置于基底之上，并且通道的其余3個側面均由柵極包圍。但是只有英特爾一家公司掌握了“3D”晶體管的制造工藝。其他制造商為了跟上英特爾的腳步，也積極投身于下一代晶體管結構的研發(fā)之中，現(xiàn)在的全耗盡型SOI技術“FD-SOI”就是另一種同樣有效的晶體管技術。與英特爾的技術不同，該技術在基底和通道之間加入了一個絕緣的氧化層，即Buried Oxide（BOx）氧化埋層。源極和漏極則位于通道的上方，并不與基底直接接觸，從而有效地控制了漏電流現(xiàn)象。

手機芯片性能翻番

制造FD-SOI技術晶體管的芯片，與英特爾的“3D”晶體管不同，它需要一個已經引入氧化埋層（BOx層）的非傳統(tǒng)晶圓。因此，盡管FD-SOI技術可以生產出更便宜的晶體管，但是它所需的晶圓成本更昂貴。制造普通的晶體管，晶圓成本大約為120歐元，但是FD-SOI技術的芯片制造商需要引入成本約500歐元的晶圓才能滿足需求。盡管晶圓成本高，但是從今年7月開始，歐洲最大芯片制造商意法半導體（ST）旗下的合資公司意法愛立信（ST-Ericsson）已經發(fā)布了基于FD-SOI技術的“Nova Thor”系列芯片，索尼的Xperia智能手機將率先采用。

意法愛立信領銜的FD-SOI手機芯片今年將進入28nm時代，明年將達到20nm，超越英特爾的22nm技術。為AMD、IBM和意法半導體（ST）等公司代工的格羅方德半導體晶圓代工廠已經引入新的晶圓制造技術，加速了FD-SOI晶體管芯片的生產進程。從技術上講，F(xiàn)D-SOI可以將移動芯片的時鐘頻率增加到2.0GHz～2.5GHz。它的滿載功耗降低了35%，非滿載情況，只需要0.6V的超低電壓，功耗平均降低50%，從而保證設備能夠擁有更長的電池續(xù)航時間，實現(xiàn)媲美英特爾3D晶體管的效率。FD-SOI和3D晶體管技術未來均可達到14nm。為了生產11nm，甚至更小的晶體管，目前來看只有一個辦法是可能的，那就是將兩者結合起來。我們也期待5年內可以見證FD-SOI 3D晶體管的誕生。

更精密的集成電路

根據(jù)“摩爾定律”，集成電路的精密度（制程）每隔18個月就會翻一番。也就是說，晶體管的尺寸每隔一年半就會縮小50%。然而，只有改變晶體管本身的結構設計，計算芯片的制程才最終進入到30nm之內。依靠3D晶體管（Tri-Gate）技術，英特爾在PC領域已經邁出了第一步?，F(xiàn)在，為移動芯片而生的FD-SOI技術正式到來。

FD-SOI的細節(jié)

給柵極施加電壓時，晶體管的導電狀態(tài)就會發(fā)生變化。硅基底上打開的通道使得電子可以從源極流動到漏極。但是當晶體管的尺寸小于30nm時，源極、漏極和硅基底的電氣性能就會互相干擾，從而導致電子的流動變得“失控”。在FD-SOI（Fully Depleted Silicon-on-Insulator，全耗盡型SOI）結構中引入了一個名為氧化埋層（Buried Oxide，BOx）的絕緣層，它可以保證基底上只有特定的區(qū)域可以成為電子流動的通道，有效的阻止了漏電現(xiàn)象。該技術可以“護送”晶體管進入14nm時代。

晶體管“家譜”

沿用數(shù)十年的傳統(tǒng)“體硅”晶體管結構已經過時。與英特爾的3D晶體管類似，由于氧化埋層（BOx）的引入可以大大減少漏電流，所以SOI型晶體管也能更加高效。但是如果能將兩種技術結合起來，則會獲得更令人興奮的成果。

“體硅”晶體管（始于1971年）

傳統(tǒng)：30nm以下的芯片制程已經無法采用傳統(tǒng)的“體硅”晶體管結構設計和制造，英特爾最后一次采用這種結構是上一代的32nm Sandy Bridge處理器。

PD-SOI（始于2003年）

AMD：從K8系列處理器開始，AMD引入了在硅基底上加入絕緣層的“部分耗盡型SOI技術”，最新的“推土機”也沿用了這種設計。

FD-SOI（始于2012年）

技術成熟：意法愛立信（ST-Ericsson）的移動芯片率先采用了更加先進的“全耗盡型SOI技術”。

FD-SOI 3D（預計2016年）

“天作之合”：對于11nm制程之后的芯片世界，目前來看將FD-SOI與3D晶體管技術相結合是僅有的候選方案。

3D晶體管（始于2012年）

英特爾：最新的Ivy Bridge處理器是目前唯一采用“3D”結構設計的芯片，它的制程工藝為22nm。