摘要：根據(jù)直接數(shù)字頻率合成器（DDS）工作原理，介紹了一種基于FPGA的任意分頻系數(shù)的分頻器的設(shè)計，該分頻器能實現(xiàn)分頻系數(shù)和占空比。通過Verilog語言進行了編譯并且給出了仿真圖。該設(shè)計中的分頻器沒有競爭冒險，可移植性強，占用的FPGA資源少。本設(shè)計在友晶公司DE0的開發(fā)板上可完全實現(xiàn)，結(jié)果表明設(shè)計是正確和可行的。分頻器在FPGA開發(fā)設(shè)計中應(yīng)用非常廣泛，故本設(shè)計具有很強的實用價值。

關(guān)鍵詞：DDS； FPGA； 分頻器； Verilog

中圖分類號：TN919-34文獻標識碼：A文章編號：1004-373X（2012）24-0185-02