摘 要：跳頻技術(shù)作為一種有效的抗干擾手段，廣泛應(yīng)用于現(xiàn)代雷達信號處理領(lǐng)域。為了準確接收到各個頻率片，確定頻率片的起始點，需要對接收的序列進行連續(xù)的FFT處理。目前FPGA器件廠商提供的FFT處理模塊不能滿足這一時序要求，這里提出了一種基于FPGA的快速連續(xù)FFT實現(xiàn)方法，以相對較少的硬件資源換取時序要求。實驗證明，該方法能夠滿足時序和精度要求，同時通過了FPGA的時鐘約束條件，滿足工程應(yīng)用的實時性要求，有一定工程應(yīng)用價值。



關(guān)鍵詞：跳頻; 頻率段; FFT; FPGA

中圖分類號：

TN914.4134

文獻標(biāo)識碼：A

文章編號：1004373X(2012)05

0015

03

Implementation of frequency hopping decoding based on FPGA



GUO Lei， YAO Zhiwen

(China Airborne Missile Academy， Luoyang 471009， China)



Abstract：

As an impactful antiinterference method， frequencyhop is widely used in modern radar signal processing field. To detect starting point of the frequency spice， we must process the receive sequence with FFT continuously， but FFT core of FPGA can't realize this function. In this paper， a method is presented to resolve the problem. Test results show that the method can meet the requirement of project， has a magnificent value in the project.



Keywords： frequencyhopping; frequency band; FFT; FPGA



收稿日期：20110928

0 引 言

載機通過向?qū)梻魉湍繕?biāo)、載機的相對位置和速度數(shù)據(jù)以及其他有用的信息，保證在制導(dǎo)過程中，目標(biāo)機動時，導(dǎo)引系統(tǒng)仍能可靠截獲目標(biāo)，這一過程實現(xiàn)需要完成大量數(shù)據(jù)通信。數(shù)據(jù)鏈系統(tǒng)是增大制導(dǎo)距離的主要技術(shù)途徑。數(shù)據(jù)鏈系統(tǒng)本質(zhì)上是一個通信系統(tǒng)，包括彈上數(shù)據(jù)鏈系統(tǒng)和機載數(shù)據(jù)鏈設(shè)備。提高數(shù)據(jù)鏈系統(tǒng)的抗干擾能力是確保導(dǎo)彈性能的關(guān)鍵［12］，本文是在將擴頻通信技術(shù)引入數(shù)據(jù)鏈系統(tǒng)［34］，提高其抗干擾能力的背景下，針對擴頻通信的解碼問題提出的。目前，信號的頻域處理主要集中在FPGA中，利用IPcore自帶的FFT核實現(xiàn)，但廠商自帶的IPcore不能滿足擴頻通信中實時、連續(xù)FFT處理需求。本文從工程應(yīng)用角度出發(fā)，利用FPGA豐富的硬件資源搭建滿足工程需要的自定制FFT核，并通過硬件平臺對自定制FFT核進行仿真驗證。從仿真結(jié)果看，自定制FFT核滿足工程應(yīng)用需求。

1 數(shù)據(jù)鏈碼元簡介

數(shù)據(jù)鏈信息以二進制編碼形式表示，經(jīng)過m序列調(diào)制，形成待發(fā)送的二進制數(shù)據(jù)［56］。為了增加發(fā)射的信號功率，增加系統(tǒng)的抗干擾能力，用DDS產(chǎn)生不同頻率的波形來表示0，1信號發(fā)出［7］。所以，數(shù)據(jù)鏈通信的難點就是將接收的波形信號進行實時FFT處理，通過比較器準確地判斷接收的信息為0還是為1，其中找出碼元的起始位是整個碼元接收的關(guān)鍵。

以往，F(xiàn)FT都是用軟件自帶的IPcore實現(xiàn)，其受到本身設(shè)計的限制，點數(shù)越多，延時越大，并且不能實現(xiàn)連續(xù)的FFT處理。本系統(tǒng)要求對接收的信息以16個采樣數(shù)據(jù)為一個單元進行FFT的頻域變換處理，為了準確找出碼元的起始位置，需要對每個采樣數(shù)據(jù)與前面15個緩存的采樣數(shù)據(jù)進行FFT處理，軟件自帶FFT核無法實現(xiàn)。本文提出利用N點復(fù)數(shù)FFT計算2N點實數(shù)FFT的算法，設(shè)計自定制的FFT核，實現(xiàn)信號的頻域處理，既避免浪費較多的硬件資源，又滿足了系統(tǒng)的實時性要求。

2 FFT核設(shè)計

圖1為自定義的FFT核的基本框圖，從圖中可以看出，核將A/D轉(zhuǎn)換后的數(shù)據(jù)緩存到16個數(shù)據(jù)寄存器中，每一個時鐘周期將高位數(shù)據(jù)寄存器內(nèi)數(shù)據(jù)用次高位數(shù)據(jù)代替，最低位為本時鐘周期內(nèi)新進的數(shù)據(jù)。同時，將延時寄存器內(nèi)數(shù)據(jù)傳到FFT數(shù)據(jù)寄存器中進行運算，這樣每個時鐘周期都有16個數(shù)據(jù)輸入，經(jīng)過轉(zhuǎn)換模塊，將16個實數(shù)序列轉(zhuǎn)換成8個復(fù)數(shù)序列，輸出給FFT核，F(xiàn)FT核直接計算其結(jié)果，再由轉(zhuǎn)換模塊從8點復(fù)數(shù)FFT結(jié)果計算出16點實數(shù)FFT結(jié)果傳送到下一處理單元。

由上式可實現(xiàn)用N點FFT計算2N點FFT。

2.2 8點FFT實現(xiàn)

圖3給出了8點FFT的框圖，傳統(tǒng)FFT都是用一個蝶形運算單元，通過緩存數(shù)據(jù)，同地址循環(huán)計算得到FFT結(jié)果。點數(shù)越多，需要等待的周期越長。為了實現(xiàn)一個周期內(nèi)完成3級蝶形運算的實時性要求，采用12個蝶形運算單元，構(gòu)成3級流水操作。由于本系統(tǒng)采用定點形式完成FFT運算，為了減小運算過程中截斷誤差引入的噪聲影響，這里采用舍入法［9］減少誤差的影響。其算法實現(xiàn)在蝶形模塊的加法器模塊中進行。表1給出了8點FFT權(quán)值。

3 仿真結(jié)果及分析

仿真時，以單頻正弦序列經(jīng)12位量化處理后數(shù)據(jù)作為輸入進行仿真。圖4為FFT核輸出結(jié)果。從圖中可以看出，經(jīng)過8個周期的緩沖，以后每個周期都有FFT結(jié)果輸出，新增數(shù)據(jù)與前15個數(shù)據(jù)再進行FFT處理，實現(xiàn)連續(xù)FFT操作，得到了碼元變換后的頻域信息，經(jīng)過門限判斷，可得出最大值所在數(shù)組為碼元起始位置。圖5為輸出結(jié)果，經(jīng)Matlab程序?qū)牒蟮膱D形輸出，并與理想浮點運算進行比較，給出了誤差曲線。從誤差曲線中可以看出最大誤差為1e-3量級，在系統(tǒng)允許誤差范圍內(nèi)。

4 結(jié) 論

自定義的FFT核能滿足系統(tǒng)的設(shè)計要求，每16點

實時輸出連續(xù)的FFT運算結(jié)果，且誤差在系統(tǒng)允許范圍內(nèi)，使后期數(shù)據(jù)鏈解碼工作得以進行。但由于本方法是在犧牲硬件資源的條件下進行的，且編程復(fù)雜，只能針對FFT點數(shù)較少的系統(tǒng)，復(fù)雜系統(tǒng)本方法并不適宜，這也是下個階段要研究的內(nèi)容。

參 考 文 獻

［1］舒天用.主動雷達導(dǎo)引頭數(shù)據(jù)鏈技術(shù)研究［D］.北京:清華大學(xué)，2004.



［2］陶江，李贇.以數(shù)據(jù)鏈為手段提高精確制導(dǎo)武器打擊精度的探討［J］.制導(dǎo)與引信，2010，31(2):6065.



［3］KISHEK R A， LAU Y Y. Interactions of multipactor and RF circuit \\[C\\]. Boston， MA: Plasema Science，1996.



［4］ANG LayKee， LAU Y Y， KISHEK R A， et al. Power deposited on a dielectric by multipactor \\[J\\]. IEEE Transactions on Plasema Science， 1998， 26(3): 290295.



［5］田日才.擴頻通信［M］.北京：清華大學(xué)出版社，2007.



［6］張蕾，鄭實勤.基于Matlab的直接序列擴頻通信系統(tǒng)性能仿真分析研究［J］.電氣傳動自動化，2007，29(3):3942.



［7］CHEN Xiaowen， GUO Wei， ZHENG Yong. Frequency domain interference suppressions in a DSSS system \\[C\\]// IEEE 2002 International Conference on Communications， Circuits and Systems and West Sino Expositions. \\[S.l.\\]: IEEE， 2002: 247251.



［8］MITRA Sanjit K.數(shù)字信號處理:基于計算機的方法［M］.孫洪，余翔宇，譯.北京:電子工業(yè)出版社，2005.



［9］奧本海默 A V，謝福 R W.離散時間信號處理［M］.西安：西安交通大學(xué)出版社，2001.



［10］李娜.跳頻通信系統(tǒng)中同步技術(shù)研究\\[J\\].現(xiàn)代電子技術(shù)，2011，34（1）：9596.



作者簡介：

國 磊 男，1982年出生，遼寧錦州人，碩士，工程師。主要研究方向為雷達信號處理及其實現(xiàn)。

姚志文 男，1974年出生，河南周口人，碩士，工程師。主要研究方向為雷達系統(tǒng)設(shè)計。