摘要：為了設(shè)計(jì)一個(gè)性能穩(wěn)定的DSP開(kāi)發(fā)系統(tǒng)，利用TI公司最新推出的TMS320F28335作為微處理器，該芯片為32位浮點(diǎn)型DSP。在采用浮點(diǎn)DSP設(shè)計(jì)系統(tǒng)時(shí)，不需要考慮處理的動(dòng)態(tài)范圍和精度，比定點(diǎn)DSP在軟件編寫(xiě)方面更容易，更適合采用高級(jí)語(yǔ)言編程。外圍電路主要包含電源電路、RAM擴(kuò)展電路、晶振電路和復(fù)位電路，用來(lái)輔助DSP的工作。利用電源管理芯片設(shè)計(jì)電源電路，可以有效解決其他型號(hào)的DSP對(duì)上電順序的要求；擴(kuò)展的外部RAM可以使程序的調(diào)試與下載更加方便。利用外部時(shí)鐘源作為時(shí)鐘輸入，使其輸入時(shí)鐘更加穩(wěn)定的同時(shí)，也可為具有相同時(shí)鐘的多個(gè)DSP使用。利用三端監(jiān)控芯片來(lái)實(shí)現(xiàn)系統(tǒng)的手動(dòng)復(fù)位和自動(dòng)復(fù)位，使系統(tǒng)的穩(wěn)定性大大提高。

關(guān)鍵詞：TMS320F28335； 浮點(diǎn)型； 動(dòng)態(tài)范圍； 數(shù)字信號(hào)處理器

中圖分類號(hào)：TN71034； TP368文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1004373X(2012)06014703

Design and implementation of DSP development system

ZHAO Peng， JING Hongli

(Yulin University， Yulin 719000， China)

Abstract： DSP is widely used in some fields， such as autocontrol， electric measurement， spaceflight projects and so on. TMS320F28335 newly detruded by TI is taken as a microprocessor in the design of a DSP development system with stable performance. This is a 32bits floating point DSP. When the floating point DSP is adopted to design the system， the dynamic range and precision of the system need not be considered. It is easier in software compiling， and more suitable for programing with advanced language than fixedpoint DSP. The peripheral circuits consists of power circuit， extend RAM circuit， oscillator circuit and reset circuit， which are applied to the auxiliary to DSP. The power management chip is used to design power circuit， the way whichcan meet the requirement of other DSPs for the poweron sequence. The extended RAM makes debugging and download of procedure more convenient. A external clock is applied to clock input， which not only makes input clock more stable， but also use for other kinds of DSP. Stability of system is improved because the monitoring chip accomplishes hand and automatic resets.

Keywords： TMS320F28335; floating point; dynamic range; DSP

收稿日期：20111026

基金項(xiàng)目：高層次人才科研啟動(dòng)基金項(xiàng)目（11GK55）TMS320F28335是TI公司最新推出的32位浮點(diǎn)型DSP，可直接參與浮點(diǎn)型數(shù)據(jù)的運(yùn)算，無(wú)需Q格式的轉(zhuǎn)換，其主要特點(diǎn)為：高性能的靜態(tài)CMOS技術(shù)，在最高為150 MHz振蕩頻率下，指令周期為6.67 ns；高性能的32位CPU，單精度浮點(diǎn)運(yùn)算單元（FPU），采用哈佛總線結(jié)構(gòu)，能快速中斷響應(yīng)和處理，并有統(tǒng)一的存儲(chǔ)器規(guī)劃，可用C/C++語(yǔ)言實(shí)現(xiàn)復(fù)雜的算法；控制時(shí)鐘系統(tǒng)具有片內(nèi)振蕩器和看門(mén)狗定時(shí)器模塊，支持動(dòng)態(tài)改變鎖相環(huán)（PLL）的參數(shù)值以改變CPU的輸入時(shí)鐘頻率；8個(gè)外部中斷，相對(duì)于TMS320F281x系列DSP，無(wú)專門(mén)的中斷引腳；支持58個(gè)外設(shè)中斷的外設(shè)中斷擴(kuò)展寄存器（PIE），管理片上外設(shè)和外部引腳引起的中斷請(qǐng)求；增強(qiáng)型的外設(shè)模塊；12位A/D轉(zhuǎn)換器，可實(shí)現(xiàn)16通道的數(shù)據(jù)轉(zhuǎn)換；88個(gè)可編程的分時(shí)復(fù)用GPIO引腳；低功耗模式，1.9 V或1.8 V內(nèi)核，3.3 V I/O供電［12］。設(shè)計(jì)一個(gè)集這些優(yōu)點(diǎn)于一身的DSP開(kāi)發(fā)系統(tǒng)，對(duì)于初學(xué)者和開(kāi)發(fā)人員有著重要的意義。本文首先分析和對(duì)比DSP電源設(shè)計(jì)方案，選擇合適的設(shè)計(jì)方案并詳細(xì)介紹；然后設(shè)計(jì)存儲(chǔ)器擴(kuò)展電路，并給出其存儲(chǔ)范圍；通過(guò)對(duì)比時(shí)鐘電路的各種實(shí)現(xiàn)方案，擇優(yōu)選擇適合于該系統(tǒng)的時(shí)鐘電路并詳細(xì)介紹；最后給出復(fù)位電路的設(shè)計(jì)方法和提高硬件抗干擾能力的措施。

1系統(tǒng)電源設(shè)計(jì)

TI公司的DSP系列一般都有獨(dú)立的內(nèi)核和I/O電源。因?yàn)樵贒SP在系統(tǒng)中要承擔(dān)大量的數(shù)據(jù)計(jì)算，在CPU內(nèi)部，部件的高頻率的轉(zhuǎn)換會(huì)使系統(tǒng)功耗大大增加［3］。所以采用雙電源的供電方式，F(xiàn)28335一路為I/O提供3.3 V電壓，另一路為CPU內(nèi)核提供1.8 V或1.9 V電壓，這樣可大大降低系統(tǒng)的功耗。

電源設(shè)計(jì)方案一：兩路電源獨(dú)立設(shè)計(jì)，其優(yōu)點(diǎn)是調(diào)試方便且互不干擾，缺點(diǎn)是不能適合某些對(duì)上電次序有要求的DSP，成本較高。

電源設(shè)計(jì)方案二：采用TI公司的雙路低壓差電壓調(diào)整器。TPS767D3xx系列電壓調(diào)整器是TI公司為DSP開(kāi)發(fā)的電源管理芯片［4］，通過(guò)簡(jiǎn)單的設(shè)計(jì)，可以適合某些系列DSP內(nèi)核與I/O電壓的上電順序問(wèn)題。

本設(shè)計(jì)采用方案二，利用TI公司的雙路低壓差電壓調(diào)整器TPS767D301。它的特點(diǎn)是：帶有可獨(dú)立供電的雙路輸出，一路固定輸出為3.3 V，另一路可以在1.5～5.5 V調(diào)整，每路輸出電流范圍為0～1 A；電壓差大小與輸出電流成正比，且在最大輸出電流為1 A時(shí)，最大電壓差僅為350 mA；超低的靜態(tài)電流85 μA，器件無(wú)狀態(tài)時(shí)，靜態(tài)電流僅為1 μA。

TMS320F28335對(duì)內(nèi)核和I/O的上電順序沒(méi)有要求，可以同時(shí)上電，使得電源電路大大簡(jiǎn)化。具體電路如圖1所示。

圖1系統(tǒng)供電電路TPS767D301的輸出端1OUT的電壓由式(1)確定：Vo=Vref(1+R1/R2)(1)式中：Vref =1.183 4 V為電壓調(diào)整器的內(nèi)部參考電壓；R1和R2的取值應(yīng)保證驅(qū)動(dòng)電流近似為50 μA。如果電阻過(guò)小，會(huì)使電流過(guò)大，消耗電力；如果電阻過(guò)大，F(xiàn)B引腳會(huì)出現(xiàn)電流脈沖尖峰，會(huì)使輸出電壓波動(dòng)［5］。典型電壓輸出時(shí)，R1和R2的取值如表1所示。

表1典型電壓輸出取樣電阻取值

輸出電壓 /VR1 /kΩR2 /kΩ1.918.230.12.533.230.13.353.630.13.661.930.14.7590.830.1

為了提高輸出電壓的穩(wěn)定性，模擬電源與數(shù)字電源之間通過(guò)鐵氧體磁珠和電容進(jìn)行濾波，鐵氧體磁珠具有可以忽略的寄生電容，電氣特性和一般的電感相似，這樣可以減少來(lái)自模擬電源或其他并聯(lián)電路所產(chǎn)生的噪聲生干擾。

2系統(tǒng)RAM擴(kuò)展

在TMS320F28335的片上已經(jīng)集成了34 K×16 b的RAM，且內(nèi)部RAM的訪問(wèn)速度可達(dá)150 MIPS，通常用于放置系統(tǒng)對(duì)運(yùn)算速度要求較高的程序。F28335的片上還集成了256 K×16 b的FLASH，但由于FLASH燒寫(xiě)次數(shù)有限，而且燒寫(xiě)速度慢，操作麻煩。使用外擴(kuò)RAM后，仿真時(shí)程序可以放入外擴(kuò)RAM中運(yùn)行，程序長(zhǎng)度不受限制，這樣程序的設(shè)計(jì)和調(diào)試就非常方便。在調(diào)試完成后通過(guò)修改.cmd文件等方法將程序燒進(jìn)FLASH中運(yùn)行。同時(shí)，外擴(kuò)RAM還可以開(kāi)放給其他任務(wù)。外擴(kuò)RAM選用ISSI公司的IS61LV25616，存儲(chǔ)容量為256 K×16 b，3.3 V的供電電壓。使用區(qū)間6作為外擴(kuò)存儲(chǔ)區(qū)間，存儲(chǔ)地址范圍為0x100000～0x13FFFF。由于IS61LV25616的訪問(wèn)速度有8 ns，10 ns，12 ns，15 ns可選擇，而當(dāng)CPU運(yùn)行在150 MHz時(shí)，地址和數(shù)據(jù)的最小有效時(shí)間為3個(gè)時(shí)鐘周期，即20 ns，所以不用考慮時(shí)序問(wèn)題［6］。存儲(chǔ)器的地址線和數(shù)據(jù)線分別對(duì)應(yīng)DSP的地址線和數(shù)據(jù)線，片選端CS和DSP的GPIO28連接，存儲(chǔ)器的讀/寫(xiě)端口分和DSP的讀/寫(xiě)端口連接，具體電路圖如2所示。

圖2存儲(chǔ)器擴(kuò)展電路3時(shí)鐘電路設(shè)計(jì)

TI的DSP時(shí)鐘電路分為三類：晶體電路、晶振電路和可編程時(shí)鐘電路。其中時(shí)鐘電路如圖3所示。

圖3內(nèi)部時(shí)鐘源其特點(diǎn)是：結(jié)構(gòu)簡(jiǎn)單，但頻率范圍較小，一般為20 kHz～60 MHz，驅(qū)動(dòng)能力較弱。晶振電路利用外部獨(dú)立的時(shí)鐘源給系統(tǒng)提供時(shí)鐘。其特點(diǎn)是：頻率范圍較大，一般為1 Hz～400 MHz，驅(qū)動(dòng)能力強(qiáng)，可為具有相同時(shí)鐘的多DSP系統(tǒng)使用?？删幊虝r(shí)鐘電路可以為外設(shè)提供不同的時(shí)鐘，適用于不同時(shí)鐘源的系統(tǒng)使用，頻帶寬度可達(dá)［7］200 MHz。F28335的外部時(shí)鐘可以有兩種輸入方法，如圖4～圖5所示。

圖41.9 V外部時(shí)鐘源圖53.3 V外部時(shí)鐘源該設(shè)計(jì)使用1.9 V的外部時(shí)鐘源晶振電路，如圖6所示。其中，100 Ω電阻用來(lái)衰減外部雜波的干擾，提高時(shí)鐘波形的質(zhì)量，SN74LVC1G14是單路施密特反向觸發(fā)器［8］。

圖6晶振電路4復(fù)位電路設(shè)計(jì)

復(fù)位電路是在系統(tǒng)上電或程序跑飛時(shí)對(duì)系統(tǒng)自動(dòng)或手動(dòng)的初始化。該設(shè)計(jì)采用TI公司推出的三端監(jiān)控芯片TPS3307系列來(lái)實(shí)現(xiàn)系統(tǒng)初始化和電源監(jiān)控功能［9］。TMS320F28335采用1.8 V或1.9 V內(nèi)核電壓，3.3 V I/O電壓。利用TPS330718來(lái)實(shí)現(xiàn)對(duì)系統(tǒng)的自動(dòng)和手動(dòng)復(fù)位。SENSE1，SENSE2和SENSE3管腳分別對(duì)3.3 V I/O電壓、1.8 V內(nèi)核電壓和3.3 V模擬電壓監(jiān)控。手動(dòng)復(fù)位MR引腳接至復(fù)位鍵，當(dāng)按下時(shí)RESET變?yōu)榈陀行?，?shí)現(xiàn)手動(dòng)復(fù)位的功能。具體電路如圖7所示。在上電期間，當(dāng)電源電壓高于1.1 V時(shí)，RESET開(kāi)始有效，然后開(kāi)始監(jiān)控SESEN輸入管腳的電壓。當(dāng)SENSE1，SENSE2和SENSE3分別低于門(mén)限電壓2.93 V，1.68 V和2.5 V時(shí)，TPS330718的RESET向F28335發(fā)出低電平復(fù)位信號(hào)，實(shí)現(xiàn)自動(dòng)復(fù)位的功能。

5結(jié)語(yǔ)

基于DSP開(kāi)發(fā)系統(tǒng)的PCB設(shè)計(jì)對(duì)最終系統(tǒng)的性能有著重要的影響。特別是對(duì)于DSP，管腳多且管腳間的間距小，導(dǎo)致布線時(shí)線間距受到限制，容易受到干擾。為了有效抑制干擾，在布局時(shí)輸入時(shí)鐘應(yīng)盡可能靠近DSP，使其輸入線路盡可能短，并使晶振外殼接地；為了減小芯片上的電源電壓瞬時(shí)過(guò)沖，在電源的輸入端使用去耦電容；電源是系統(tǒng)的主要干擾源，使用旁路電容及去耦電容來(lái)盡量減小電源對(duì)系統(tǒng)的影響。在設(shè)計(jì)中，可以利用0.1 μF的電容來(lái)避免內(nèi)在的振動(dòng)和高頻噪聲，利用10～100 μF的旁路電容減小電壓輸出的脈動(dòng)［10］。基于以上考慮，DSP開(kāi)發(fā)系統(tǒng)才能夠穩(wěn)定可靠地運(yùn)行。

圖7復(fù)位電路參考文獻(xiàn)

［1］雷曉瑜，曹廣忠.TMS320F28335及其最小應(yīng)用系統(tǒng)設(shè)計(jì)［J］.電子設(shè)計(jì)工程，2009，17(1)：9195.

［2］ Texas Instruments. TMS320F2335/28334/28332，TMS320 F28235/28234/28232 digital signal controllers \\[R\\]. USA: Texas Instruments， 2008.

［3］湯旭慧.基于硬件邏輯的微處理器通用開(kāi)發(fā)系統(tǒng)的設(shè)計(jì)［J］.現(xiàn)代電子技術(shù)，2008，31（2）：6871.

［4］Texas Instruments. TPS767D301， TPS767D317， TPS767D325 dualoutput lowdropout votage regulators \\[R\\]. USA: Texas Instruments， 2003.

［5］張?jiān)瓢玻T志華，王曉峰.雙路輸出低壓差電壓調(diào)整器TPS767D301及其應(yīng)用［J］.電子元器件應(yīng)用，2006（7）：112114.

［6］閆曉燕，張洪亮.基于DSP的高速外擴(kuò)存儲(chǔ)器的設(shè)計(jì)［J］.現(xiàn)代電子技術(shù)，2008，31（24）：46.

［7］王立華，劉志軍.DSP系統(tǒng)中時(shí)鐘電路的設(shè)計(jì)［J］.電子世界，2005（5）：2930.

［8］Texas Instruments. Single schmitttrigger inverter \\[R\\]. USA: Texas Instruments， 2007.

［9］Texas Instruments. TP330718，TP330725，TP330733 triple processor supervisors \\[R\\]. USA: Texas Instruments， 2006.

［10］陶濤，趙治華.一種抗強(qiáng)干擾型雙面對(duì)稱布線PCB羅氏線圈［J］.電工技術(shù)學(xué)報(bào)，2011，26（9）：130137.