摘 要：在分析CORDIC算法原理基礎(chǔ)上，提出了一種基于CORDIC算法的流水型DDS結(jié)構(gòu)，用以取代傳統(tǒng)的ROM查找表法。同時(shí)對(duì)輸入角度進(jìn)行預(yù)處理，對(duì)迭代結(jié)果進(jìn)行后處理，實(shí)現(xiàn)了整個(gè)周期的三角函數(shù)計(jì)算。設(shè)計(jì)采用verilog語(yǔ)言描述，在Quartus Ⅱ 9.0下編譯綜合，以及Modelsimaltera 6.4進(jìn)行了仿真。結(jié)果表明，該算法比傳統(tǒng)算法具有計(jì)算角度范圍大、高速度和低資源的優(yōu)勢(shì)。

關(guān)鍵詞：CORDIC算法； 直接數(shù)字頻率合成； 循環(huán)迭代； 流水線

中圖分類號(hào)：TN91134 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1004373X（2012）22010403

直接數(shù)字頻率合成（Direct Digital Synthesis，DDS）技術(shù)，最早于1971年，美國(guó)學(xué)者J.Tierney等撰寫(xiě)的“A Digital Frequency Synthesizer”一文中提出的［1］。它以有別于其他頻率合成方法具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)而得到廣泛的運(yùn)用。但是傳統(tǒng)的DDS主要運(yùn)用查找表結(jié)構(gòu)，其存放相位到幅度轉(zhuǎn)換的查找表ROM的大小和相位精度的位數(shù)成指數(shù)關(guān)系，很難實(shí)現(xiàn)數(shù)字信號(hào)處理中的高精度、高分辨率、實(shí)時(shí)運(yùn)算的要求［2］。而采用CORDIC算法的DDS很容易滿足這些要求。

本文提出了基于CORDIC算法的16位流水線并行結(jié)構(gòu)的DDS，替代了傳統(tǒng)的查找表結(jié)構(gòu)。實(shí)現(xiàn)了高速，高精度，硬件實(shí)現(xiàn)簡(jiǎn)單的DDS。CORDIC算法只需要硬件的加、減法器和移位器就可以完成正、余弦函數(shù)的計(jì)算。

1 CORDIC基本原理

CORDIC 算法最早由J.Volder 于1959年在美國(guó)航天控制系統(tǒng)設(shè)計(jì)中提出［3］，其是一種用于計(jì)算運(yùn)算函數(shù)的循環(huán)迭代算法。到1971年，Valther提出了統(tǒng)一的CORDIC算法［4］。如圖1所示，初始向量A（x0，y0）旋轉(zhuǎn)θ角度之后得到新的向量B（x1，y1），此向量滿足以下關(guān)系：x1

y1=cos θ－sin θ

sin θcos θx0

y0

=cos θ1－tan θ

tan θ1x0

y0

（1）

圖1 CORDIC算法圖解假設(shè)初始向量經(jīng)過(guò)n次旋轉(zhuǎn)后得到新的向量，且每次旋轉(zhuǎn)的角度θi滿足條件tan θi=2－i，則第i次旋轉(zhuǎn)的角度θi=arctan 2－i。即cos θi=（1+2－2i）－12。引入s（i）={1；－1}，s（i）=1時(shí)表示逆時(shí)針旋轉(zhuǎn)，s（i）=－1時(shí)表示順時(shí)針旋轉(zhuǎn)。則第i步旋轉(zhuǎn)的向量關(guān)系可以表示為：xi+1

yi+1=cos θi1－si2i

si2i1xi

yi

=（1+2－2i）－121－si2i

si2i1xi

yi

（2）式中cos θi=（1+2－2i）－12稱為校模因子，收斂于一個(gè)常數(shù)，即∏∞i=0（1+2－2i）－12≈0.607 3

這樣，算法的每一步就可以簡(jiǎn)化為：xi+1

yi+1=1－si2i

si2i1xi

yi

（3）式中對(duì)于移動(dòng)角度θ，只需要硬件的移位器、加法器和減法器就可以實(shí)現(xiàn)?，F(xiàn)在引入變量zi表示第i次旋轉(zhuǎn)后剩余未旋轉(zhuǎn)的角度。則zi+1=zi－siarctan 2－i。

2 CORDIC算法的DDS實(shí)現(xiàn)

本文設(shè)計(jì)主要實(shí)現(xiàn)正、余弦信號(hào)的產(chǎn)生。在高速數(shù)字信號(hào)處理系統(tǒng)中，系統(tǒng)的運(yùn)算速度，已經(jīng)成為衡量系統(tǒng)性能的一個(gè)重要指標(biāo)。CORDIC 算法的實(shí)現(xiàn)可分為迭代結(jié)構(gòu)和流水結(jié)構(gòu)2種［56］ 。式（2）是CORDIC算法的迭代結(jié)構(gòu)，傳統(tǒng)的方法是將角度集存放于查找表中，用狀態(tài)機(jī)跟蹤迭代過(guò)程。那么隨著迭代次數(shù)的增加，查找表的地址也隨著增加，而且每次迭代必須在前一次迭代完成后進(jìn)行［7］。這不適合高速、高精度、實(shí)時(shí)處理的要求。而采用提高數(shù)據(jù)吞吐率的流水線結(jié)構(gòu)，極大的提高了處理速度。本文設(shè)計(jì)了16級(jí)并行運(yùn)算的流水線結(jié)構(gòu)，相對(duì)于8級(jí)精度得到了很大的提高，但是增加了運(yùn)算的復(fù)雜度。因此必需在精度和速度之間折中。流水結(jié)構(gòu)只需要一個(gè)時(shí)鐘周期就能輸出一個(gè)數(shù)據(jù)。多級(jí)流水結(jié)構(gòu)如圖2所示。

當(dāng)n→∞旋轉(zhuǎn)角度和∑∞n=0arctan 2－n≈89.883°，所以只要迭代的次數(shù)足夠大，就可以實(shí)現(xiàn)－89.883°～89.883°之間的任意角度的轉(zhuǎn)換。在工程實(shí)際應(yīng)用中，需要對(duì)－π～π之間任意角度值進(jìn)行運(yùn)算。由于sin θ和cos θ只需計(jì)算［0，π/2］便可恢復(fù)整個(gè)周期的值［810］。本文采用分象限法，將輸入角轉(zhuǎn)到第一象限之中，此稱為前處理。相位累加器對(duì)頻率控制字K進(jìn)行線性累加，產(chǎn)生輸入相位，用16位的phase_in表示。利用它的最高兩位判斷該相位所在的象限，然后轉(zhuǎn)入到第一象限中。在同樣的精度下，可以節(jié)約硬件成本。前處理Verilog編寫(xiě)的代碼如下：

begin

case（phase_in［15：14］）

2'b00：phase_in_reg <= phase_in；

2'b01：phase_in_reg <= phase_in-16'h40_00；

2'b10：phase_in_reg <= phase_in-16'h80_00；

2'b11：phase_in_reg <= phase_in-16'hc0_00；

default：；

endcase

end

圖2 流水線CORDIC結(jié)構(gòu)在流水結(jié)構(gòu)中，給定初值x0=16′h4D_B9，y0=16′h0和z0=phase_in，經(jīng)過(guò)16次迭代后得到sin θ和cos θ在第一象限中的值，然后恢復(fù)其整個(gè)周期的值，此稱為后處理。后處理的象限映射關(guān)系如表1所示。

3 仿真實(shí)驗(yàn)

針對(duì)本文的DDS系統(tǒng)結(jié)構(gòu)，編寫(xiě)Verilog代碼，在 Quartus Ⅱ 9.0軟件環(huán)境下編譯生成硬件算法模塊。并利用Modelsimaltera 6.4軟件進(jìn)行了功能仿真，通過(guò)改變頻率控制字來(lái)控制輸出信號(hào)的頻率。輸出波形如圖3所示。從仿真結(jié)果可見(jiàn)，這種基于CORDIC算法的流水型DDS是可行的，可以產(chǎn)生特性較好的波形。

頻率控制字為25時(shí)產(chǎn)生的波形進(jìn)行誤差分析，見(jiàn)表2。誤差不超過(guò)5×10－4，精度相當(dāng)高。由DDS原理可知，信號(hào)的輸出頻率為f0=fc2N×K，這里信號(hào)頻率fc=100 MHz，N為相位累加器位數(shù)，代碼中phase_in為16位，那么頻率分辨率為1 526 Hz。改率頻率控制字K，可以得到所需要頻率的信號(hào)。

4 結(jié) 語(yǔ)

本文設(shè)計(jì)了基于CORDIC算法的流水型DDS，它在硬件上實(shí)現(xiàn)時(shí)只需要移位器、加法器和減法器就可以產(chǎn)生高精度的正、余弦波形，尤其適合FPGA的實(shí)現(xiàn)。流水結(jié)構(gòu)提高了數(shù)據(jù)的吞吐率，具有高精度、高速度、硬件資源消耗少等優(yōu)點(diǎn)，相對(duì)于傳統(tǒng)的查找表方法，CORDIC算法的流水型DDS具有明顯的優(yōu)勢(shì)和廣泛的運(yùn)用前景。

參 考 文 獻(xiàn)

［1］ 王旭東，潘明海.數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)［M］.北京：清華大學(xué)出版社，2011.

［2］ 何偉，逯金濤，李偉，等.基于CORDIC改進(jìn)算法的DDS設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2011，37（1）：6567.

［3］ VOLDER J E. The CORDIC trigonometric computing technique ＼[J＼]. IRE Trans. on Electronic Computers， 1959， EC8（3）： 330334.

［4］ WALTHER J S. A unified algorithm for elementary functions ＼[C＼]// Proceeding of of Spring Joint Computer Conference. New York， NY， USA： SJCC， 1971： 379385.

［5］ VLADIMIROVA T， TIGGELER H. FPGA implementation of sine and cosine generators using the CORDIC algorithm ＼[J/OL＼]. ＼[20110630＼]. http：// wenku.baidu.com/view/6a53cb.

［6］ WASSATSCH A，DOLLING S. Area minimization of redundat CORDIC pipeline architectures ＼[C＼]// Proceedings of International Conference on Computer Design： VLSI in Computers and Processors. Austin， TX： ICCD， 1998： 136141.

［7］ 謝建華，阮圓.基于CORDIC 算法的流水線型DDS設(shè)計(jì)［J］.微計(jì)算機(jī)信息，2008，24（29）：286287.

［8］ 田書(shū)林，王厚軍.一種基于CORDIC算法的信號(hào)發(fā)生器技術(shù)研究［J］.儀器儀表學(xué)報(bào)，2002，23（5）：150153.

［9］ 車力，黨幼云.基于CORDIC算法的正余弦函數(shù)FPGA實(shí)現(xiàn)［J］.西安工程大學(xué)學(xué)報(bào)，2010，24（6）：805809.

［10］ 陳立功，宋學(xué)瑞，王鑫.改進(jìn)的CORDIC模塊實(shí)現(xiàn)的直接數(shù)字頻率合成器［J］.計(jì)算機(jī)工程與應(yīng)用，2010，46（17）：5759.

作者簡(jiǎn)介： 江金濃 男，1986年出生，碩士研究生。研究方向?yàn)榍度胧较到y(tǒng)設(shè)計(jì)及其數(shù)字信號(hào)處理。

謝擴(kuò)軍 男，1965年出生，副教授。主要從事物理電子學(xué)方面的研究和等離子體物理方面的研究工作。