摘要：為了在低過采樣率下實現(xiàn)大帶寬、高精度的Σ—Δ調(diào)制器，文中采用了級聯(lián)2—1—1結(jié)構(gòu)，前兩級用一位量化器，在最后一級采用4位量化器。討論了調(diào)制器中時鐘抖動、熱噪聲、運放有限直流增益等非理想因素對調(diào)制器性能的影響。重點考慮最后一級反饋回路中多位DAC失配引起的非線性，并采用DWA算法對其進行線性化。在Simulink環(huán)境下對調(diào)制器做行為級仿真，包括理想與非理想模型。在16倍過采樣率、35.2MHz采樣頻率下，可以達到90dB的信噪比。

關(guān)鍵詞：Σ—Δ調(diào)制器；級聯(lián)；非理想因素；DWA算法；Simulink

中圖分類號：TN710—34文獻標識碼：A文章編號：1004—373X（2012）18—0142—04

模/數(shù)轉(zhuǎn)換器廣泛應(yīng)用于各種信號處理技術(shù)中。通信是其發(fā)展的主要推動力，在通信領(lǐng)域，隨著有線和無線通信的不斷發(fā)展，對ADC的精度和速度要求越來越高[1]。例如：在ADSL應(yīng)用中，ADC需要12～14位的精度，信號帶寬為1.1MHz。如果采用傳統(tǒng)的NyquistADC，則對電路的元器件的匹配精度提出了很高的要求，很難達到系統(tǒng)對精度的要求。Σ—ΔADC是由過采樣和噪聲整形兩項技術(shù)來實現(xiàn)高分辨率，對模擬電路的規(guī)模、匹配性和線性度要求都大為降低。本文將設(shè)計帶寬1.1MHz的高速高精度Σ—Δ調(diào)制器，信噪比達到90dB以上，主要用Simulink對其進行系統(tǒng)模擬。

1結(jié)構(gòu)選擇