李可為,張玉平

(成都工業(yè)學(xué)院 通信工程系,成都611730)

1 引 言

頻率合成器廣泛地用于通信和電子儀器中,常見的頻率合成技術(shù)包括初期的RC、LC 振蕩電路和被人們熟知的鎖相環(huán)(PLL)技術(shù),以及直接數(shù)字頻率合成(DDS)技術(shù)[1]。DDS 技術(shù)以其相位噪聲低、頻率穩(wěn)定度高、頻率轉(zhuǎn)換速度快、低功耗、輸出頻點靈活、集成度高、成本低等優(yōu)勢被廣泛采用,而且為了滿足高速數(shù)據(jù)處理的需求,對DDS 技術(shù)合成的頻率要求也越來越高。之前基于單片機和DDS 芯片的快速頻率合成方案[1]已不能滿足實際工程的需要,所以DDS 頻率合成技術(shù)正在向基于FPGA 實現(xiàn)快速頻率合成方案趨近[2]。用FPGA 實現(xiàn)DDS 技術(shù)比較靈活,可以產(chǎn)生任意信號波形,可以實現(xiàn)多種DDS專用芯片的功能,并且可以任意組合這些功能。但是大多數(shù)通過FPGA 實現(xiàn)DDS 技術(shù)要滿足實際工程要求,對軟、硬件和成本要求都很高,所以本文給出了一種利用低端FPGA 實現(xiàn)DDS 的優(yōu)化設(shè)計。該方案系統(tǒng)原理簡單,易于實現(xiàn),軟、硬件成本低。

2 DDS 組成及工作原理

DDS 主要由頻率控制器、相位累加器、各種波形的ROM 表、D/A 及低通濾波器、放大電路構(gòu)成,系統(tǒng)原理框圖如圖1 所示。其中,K 為頻率控制字(控制生成波形信號的頻率),N 為地址(尋址ROM 的地址),P 為相位控制字(控制生成波形信號的初始相位),Fc為參考時鐘頻率。累加器在Fc的驅(qū)動下以頻率控制字K 為步長做累加,輸出變化的地址量N;加法器通過P 改變波形的相位(即波形ROM 的初始地址);變化的N 對波形ROM 進行尋址,波形ROM 輸出事先將存儲的波形經(jīng)抽樣量化以后所得到的值,再經(jīng)D/A 轉(zhuǎn)換為階梯波形,再經(jīng)過低通濾波器平滑后就可以得到合成的信號波形。

圖1 DDS 原理框圖Fig.1 Schematic diagram of DDS

目前通常使用的頻率合成技術(shù)有兩種[3]。

(1)從頻率的角度合成,即通過改變讀取波形量化表的頻率來改變生成波形的頻率。該方法優(yōu)點是實現(xiàn)簡單,但信號頻率受限于讀取波形量化表的頻率。因此該法通常用于所需頻率不高、特定固定頻率的場合。

(2)從相位的角度合成,本文主要講述相位合成的實現(xiàn)。

下面介紹基于相位合成實現(xiàn)DDS 的原理。設(shè)系統(tǒng)的時鐘頻率為Fs, RAM 存儲波形表的深度為N,頻率控制字為K,累加相位為Step,輸出波形頻率為Fo。在相同時間內(nèi)且Fs、N、K 均不變的前提下,要得到DDS 輸出頻率為Fo,輸出波形輸出的相位為2π×Fo,系統(tǒng)提供的總相位為2π×Fs,則有:

經(jīng)化簡得:

例如:假設(shè)Fs為100 MHz,N 為1 024,Step 為2,則Fo輸出約為20 kHz;若將Step 改為4,則Fo輸出約為40 kHz。

由式(2)可以得出結(jié)論:在Fs、N 一定的前提下,可以改變Step 的值得到不同的輸出頻率Fo,或者靈活配置Fs、N、Step 的值得到需要的輸出頻率。

對于FPGA 而言,可以通過內(nèi)部PLL 得到一個頻率較高且穩(wěn)定的Fs,可以使用FPGA 自帶片內(nèi)靈活、豐富的ROM 資源實現(xiàn)波形存儲,可見基于低端FPGA 的DDS 實現(xiàn)是可行的。

3 系統(tǒng)主要硬件電路設(shè)計

(1)主控系統(tǒng)

頻率合成部分以FPGA 為核心,本設(shè)計采用Altera 公司的Cyclone-1 EP1C3T144C8 作為系統(tǒng)的核心。該款FPGA 芯片具有邏輯資源豐富、價格適宜、配置簡單的優(yōu)點,其主控系統(tǒng)電路原理如圖2 所示。

圖2 主控系統(tǒng)電路原理圖Fig.2 The control system circuit

(2)高速DA 系統(tǒng)

高速DA 的電路原理如圖3 所示。因為從FPGA的ROM 表中讀出是波形的量化值,該值為數(shù)字量,因此我們需要使用DA 將波形輸出,而此處考慮到本設(shè)計輸出最大頻率為50 MHz,因此需采用高速的DA。本設(shè)計采用的是AD 公司的AD9708,該芯片更新速率及低廉的價格能很好地符合我們的應(yīng)用,并且可通過控制DA 參考電壓的方法來實現(xiàn)波形幅度的調(diào)節(jié)。

圖3 高速DA 原理圖Fig.3 Circuit of high speed DA

(3)濾波系統(tǒng)[4]

濾波電路采用Chebyshev 10 階無源濾波電路,其結(jié)構(gòu)如圖4 所示。

圖4 濾波電路結(jié)構(gòu)圖Fig.4 Structure of filter circuit

從DA 轉(zhuǎn)換出來的波形會帶有多次諧波,因此需要使用濾波電路來濾掉這些無用的干擾,從而保證波形平穩(wěn),而采用多階濾波可以使波形的變化更陡峭,陡降系數(shù)更好。

4 系統(tǒng)軟件設(shè)計

系統(tǒng)軟件模塊根據(jù)系統(tǒng)整體劃分為四大部分:相位步進值設(shè)置及系統(tǒng)交互模塊sys-control, 鎖相環(huán)模塊PLL,讀取地址生成create-addr 及波形量化數(shù)據(jù)存儲ROM。

系統(tǒng)頂層代碼如下:

5 測試及結(jié)果分析

將整個通過編譯的工程用Quartus9.0 軟件打開,進行全編譯,通過Quartus 軟件自帶的仿真器仿真。由于工程代碼仿真波形較復(fù)雜,下面的圖片只提取了最重要的信號波形進行說明。在仿真中,為了能夠簡單、明了地觀察仿真結(jié)果,從仿真開始,整個系統(tǒng)處于復(fù)位狀態(tài),延時一段時間后,撤銷復(fù)位狀態(tài),整個系統(tǒng)開始工作。在系統(tǒng)時鐘設(shè)置為100 MHz的前提下,進行仿真。

為了方便觀測仿真結(jié)果,分別給出當Step 為7和20 時的仿真波形,如圖5 和圖6 所示。

圖5 Step 為7 時, data-out 輸出仿真波形Fig.5 The output waveform of data-out when Step=7

圖6 Step 為20 時, data-out 輸出仿真波形Fig.6 The output waveform of data-out when Step=20

從仿真波形可見:通過改變Step 的值(即從相位合成實現(xiàn)DDS),可以得到不同的輸出頻率;相應(yīng)地,將波形ROM 中抽樣量化波形值替換為其他波形的抽樣量化波形值,不但可以實現(xiàn)任意波形DDS,且輸出波形頻率可以靈活改變。

結(jié)果表明:采用低端FPGA 實現(xiàn)直接數(shù)字頻率合成的優(yōu)化設(shè)計,從相位的角度入手的優(yōu)化設(shè)計是可行的,簡化了復(fù)雜的實現(xiàn)步驟與處理方法,得到了同樣的效果。該優(yōu)化設(shè)計頻率分辨率高,輸出頻點多(可達2N個,N 為波形ROM 的地址位寬);頻率切換速度快,可達微秒量級;可以實現(xiàn)任意波形發(fā)生;輸出相位噪聲低,對參考頻率源的相位噪聲有改善作用;可以產(chǎn)生正交信號;全數(shù)字化實現(xiàn),便于集成,體積小,重量輕,適于模塊化應(yīng)用在實際工程項目中。

6 結(jié) 語

本方案利用低端FPGA 實現(xiàn)DDS 的優(yōu)化設(shè)計的實際電路樣品經(jīng)測試,輸出波形穩(wěn)定、精度高,系統(tǒng)原理簡單,軟、硬件復(fù)雜度不高,達到了預(yù)期的設(shè)計要求。通過在程序中增加相應(yīng)的功能算法,可實現(xiàn)波形任意發(fā)生、頻率靈活可調(diào)、輸出波形頻帶寬、容易移植及擴展,因此,具有很好的應(yīng)用價值。

[1] 史彥斌.軟件無線電技術(shù)基帶信號處理的研究[ D] .西安:西北工業(yè)大學(xué),2006.

SHI Yan-bin.Research on SDR baseband signal processing[ D] .Xi′an:Northwestern Polytechnical University, 2006.(in Chinese)

[2] 任曉東.CPLD/FPGA 高級應(yīng)用開發(fā)指南[M] .北京:電子工業(yè)出版社,2003.

REN Xiao-dong.CPLD/FPGA senior application development guide[M] .Beijing:Publishing House of Electronic Industry,2003.(in Chinese)

[3] 宋晶晶.基于FPGA 的信號源設(shè)計與實現(xiàn)[ J] .無線電工程,2003,33(4):27-29,32.

SONG Jing-jing.Design and Implementation of Signal Source Based on FPGA[ J] .Radio Engineering of China, 2003, 33(4):27-29,32.(in Chinese)

[4] 張永順, 童寧寧, 趙國慶.雷達電子戰(zhàn)原理[M] .北京:國防工業(yè)出版社,2006.

ZHANG Yong-shun,TONG Ning-ning,ZHAO Guo-qing.Princip les of Radar Electronic Warfare[M] .Beijing:National Defense Industry Press,2006.(in Chinese)