仝戰(zhàn)營，郭 課，郭貝貝

（河南機(jī)電高等?？茖W(xué)校，河南 新鄉(xiāng) 453000）

1 引言

傳統(tǒng)的電力參數(shù)測量裝置大多基于微處理器如MCU、DSP設(shè)計(jì)，基于流水線計(jì)算技術(shù)的DSP對海量數(shù)據(jù)的處理具有快速高效的優(yōu)異性能，然而只有規(guī)律的加減乘除等運(yùn)算才容易實(shí)現(xiàn)流水線的計(jì)算方式。與DSP相比，F(xiàn)PGA在高速復(fù)雜邏輯處理方面有不可替代的優(yōu)勢，同時，單片F(xiàn)PGA能夠擁有超大規(guī)模的邏輯單元，并且具有獨(dú)特的硬件高速并行運(yùn)算能力，因而在信號處理方面也顯示出突出的優(yōu)勢［1］。

SOPC(System On Programmable Chip)即可編程的片上系統(tǒng)，SOPC技術(shù)就是試圖將盡可能大而完整的電子系統(tǒng)，包括嵌入式處理器系統(tǒng)、接口系統(tǒng)、硬件協(xié)處理器或加速器系統(tǒng)、DSP系統(tǒng)、數(shù)字通信系統(tǒng)、存儲電路以及普通數(shù)字系統(tǒng)等，在單一FPGA中實(shí)現(xiàn)。Altera公司NiosII軟核概念的提出及SOPC的軟硬件綜合解決方案，可以在Quartus II和NiosII IDE中進(jìn)行軟硬件開發(fā)，從硬件和軟件整體設(shè)計(jì)上將嵌入式系統(tǒng)設(shè)計(jì)進(jìn)行了極大的推動，使得嵌入式系統(tǒng)的硬件電路更加簡單、有效，易于理解;軟件設(shè)計(jì)變得輕松，移植性更強(qiáng)［2］。

本文即是研究利用Altera CycloneII FPGA構(gòu)建SOPC系統(tǒng)實(shí)現(xiàn)電能質(zhì)量監(jiān)測系統(tǒng)的設(shè)計(jì)，實(shí)現(xiàn)對電網(wǎng)三相電路電壓、電流、功率、功率因數(shù)、諧波等電能質(zhì)量參數(shù)的測量。

2 系統(tǒng)概述

2.1 電能質(zhì)量檢測系統(tǒng)的基本原理

電能質(zhì)量監(jiān)測主要是對電能質(zhì)量各參數(shù)進(jìn)行實(shí)時監(jiān)測和記錄，其功能流程為:把電網(wǎng)中的電壓、電流經(jīng)過PT、CT變成－5～+5V的電壓信號、1～2mA的電流信號，預(yù)處理后進(jìn)行采樣，對采樣值進(jìn)行數(shù)據(jù)處理，處理結(jié)果可以存儲在數(shù)據(jù)存儲單元，也可以通過通信模塊與計(jì)算機(jī)終端進(jìn)行通信，根據(jù)需要控制且查看處理結(jié)果［3，4］。

2.2 基本算法原理

電能質(zhì)量參數(shù)中最復(fù)雜的就是諧波的測量，基于傅里葉變換的諧波測量是當(dāng)今應(yīng)用最多也是最廣泛的一種方法，它由離散傅里葉變換過渡到快速傅里葉變換的基本原理構(gòu)成［5］。模擬信號經(jīng)采樣，離散化數(shù)字序列信號后，經(jīng)處理器進(jìn)行諧波分析和計(jì)算，得到基波和各次諧波的幅值和相位，并可獲得更多的信息，如諧波功率、諧波阻抗以及對諧波進(jìn)行各種統(tǒng)計(jì)和分析等，各種分析計(jì)算結(jié)果可在屏幕上顯示或按需要打印輸出［2，6］。

2.3 離散傅里葉變換

DFT是連續(xù)傅里葉變換的離散形式，DFT變換是針對有限長序列信號進(jìn)行傅立葉變換的一種數(shù)值分析方法，它的主要應(yīng)用之一就是分析連續(xù)時間信號的頻率成分［7］。

設(shè)有限長序列信號 x(n)，n=0，1，…，N －1，則 x(n)的DFT變換為:

為了便于數(shù)值分析，在頻域Ω∈［0，2π］之間對X(jΩ)以2π/M的間隔均勻采樣M點(diǎn)，得

X(k)是時間序列的頻譜，WN稱為蝶形因子。對于N點(diǎn)時域采樣值，經(jīng)過上式的計(jì)算，就可以得到N個頻譜條，這就是離散傅里葉(DFT)。在N較大時，DFT計(jì)算量較大，可利用快速傅里葉變換(FFT)算法，它將計(jì)算量從N2數(shù)量級降低到Nlog2N的數(shù)量級，可大大方便 DFT 的計(jì)算［8，9］。

根據(jù)FFT運(yùn)算后所得到的各次實(shí)部和虛部，即可計(jì)算出各次諧波的幅值、功率因數(shù)、各次諧波含量、諧波總畸變率、有功功率、無功功率等［10］。

3 系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)硬件設(shè)計(jì)可以概括為五大部分:電網(wǎng)輸入信號的采集與信號調(diào)理部分、將模擬信號轉(zhuǎn)換為數(shù)字信號的高速A/D部分、鎖相環(huán)同步采樣控制單元、基于SOPC的電能質(zhì)量監(jiān)測系統(tǒng)的硬件平臺和鍵盤液晶顯示人機(jī)界面部分。硬件總體結(jié)構(gòu)及信號流程如圖1所示，整個硬件系統(tǒng)將實(shí)現(xiàn)如下功能:將電網(wǎng)信號采集并進(jìn)行調(diào)理后采樣，然后對采樣信號進(jìn)行運(yùn)算和處理，最后由顯示設(shè)備進(jìn)行顯示，系統(tǒng)的數(shù)字處理和控制部分在一片F(xiàn)PGA芯片上基于SOPC技術(shù)實(shí)現(xiàn)。

基于SOPC實(shí)現(xiàn)的電能質(zhì)量監(jiān)測系統(tǒng)的組成結(jié)構(gòu)如圖2所示，在FPGA內(nèi)部構(gòu)建SOPC系統(tǒng)平臺，主要包括NiosII CPU及其外設(shè)、快速傅立葉變換(FFT)模塊、自定義的AD采樣控制模塊、頻率測量模塊等，并由Avalon總線實(shí)現(xiàn)上述各模塊的互聯(lián)。NiosII嵌入式軟核處理器作為主控器，控制A/D采樣及數(shù)據(jù)輸出顯示等功能。FFT運(yùn)算處理單元采用Altera公司提供的IP運(yùn)算核，該IP采用先進(jìn)的多層并行流水線技術(shù)，可以在10μs內(nèi)完成128點(diǎn)單精度浮點(diǎn)數(shù)FFT運(yùn)算。該系統(tǒng)可并行地對6路電網(wǎng)輸入信號進(jìn)行FFT運(yùn)算處理。A/D采樣單元使用16位ADS8364實(shí)現(xiàn)對6路信號同時掃描采樣功能，并利用外部模擬鎖相環(huán)實(shí)現(xiàn)同步采樣控制。A/D采樣單元對輸入的工頻信號每周期采樣128點(diǎn)，精確變換成16位的數(shù)字量;FFT運(yùn)算處理單元負(fù)責(zé)處理緩存單元輸出的數(shù)字量，進(jìn)行128點(diǎn)FFT變換及運(yùn)算;控制單元負(fù)責(zé)系統(tǒng)各個單元的控制，如控制A/D采樣單元的采樣頻率和采樣的啟動及停止、FFT運(yùn)算處理單元的控制和數(shù)據(jù)傳輸、PLL電路的輸出頻率控制和其他外設(shè)資源的控制。該系統(tǒng)提供了串口轉(zhuǎn)USB接口，可以直接與計(jì)算機(jī)通信。用戶可以通過上位機(jī)進(jìn)行控制或進(jìn)行數(shù)據(jù)傳輸，也可直接在計(jì)算機(jī)上進(jìn)行控制數(shù)據(jù)查閱。

4 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件主要分為兩大部分:

1)利用QuartusII和DSP Builder構(gòu)建 NiosII CPU系統(tǒng)，主要包括:

①基于Verilog HDL語言編寫各功能控制模塊;

②基于SOPC Builder構(gòu)建NiosII CPU及其外設(shè);

③利用DSP Builder構(gòu)建FFT諧波分析模塊，其輸入信號控制時序如圖3所示。

圖3 FFT輸入信號控制時序

2)利用NiosⅡIDE完成系統(tǒng)控制與算法編寫

進(jìn)入NiosⅡIDE后新建一個應(yīng)用工程，選擇ptf文件和Black Project，這樣一個基于已有SOPC的空白應(yīng)用工程建立完畢。然后在System Library里進(jìn)行必要工程設(shè)置。接著將電能參數(shù)算法的C程序填入工程里，再進(jìn)行軟件的編譯調(diào)試等。調(diào)試完畢后，一并將所有程序與可執(zhí)行文件全下載到FPGA上。系統(tǒng)軟件設(shè)計(jì)流程如圖4所示，至此，一個基于NiosⅡ的電能質(zhì)量監(jiān)測SOPC設(shè)計(jì)完成。

圖4 系統(tǒng)軟件流程圖

5 結(jié)果分析

電能質(zhì)量檢測結(jié)果主要包括三相電壓、電流、功率、頻率、三相電壓不平衡度、諧波、閃變的測量數(shù)據(jù)以及誤差分析等，現(xiàn)以三相電壓的諧波分析數(shù)據(jù)為例，結(jié)果如表1所示。

?

由表中數(shù)據(jù)可得，經(jīng)過該FFT模塊運(yùn)算和數(shù)據(jù)處理，能夠有效分解出各次諧波幅值和相位，處理精度符合預(yù)期，結(jié)果表明其輸入信號的時序邏輯控制是正確的。

6 結(jié)語

本設(shè)計(jì)采用自上而下和層次化、模塊化的方法進(jìn)行系統(tǒng)設(shè)計(jì)，構(gòu)建了SOPC系統(tǒng)平臺，通過軟硬件協(xié)同設(shè)計(jì)，實(shí)現(xiàn)電能質(zhì)量監(jiān)測和系統(tǒng)控制。通過對電網(wǎng)輸入的三項(xiàng)電壓、電流信號進(jìn)行采集并實(shí)時處理，并經(jīng)由二次計(jì)算測量出電壓和電流有效值、功率、功率因數(shù)、頻率、諧波等電能質(zhì)量參數(shù)。具有靈活的可重構(gòu)性，集成度高，開發(fā)周期短，設(shè)計(jì)工程成本低，可擴(kuò)展強(qiáng)等優(yōu)點(diǎn)。

［1］江國強(qiáng).SOPC技術(shù)與應(yīng)用［M］.北京:機(jī)械工業(yè)出版社，2006.

［2］侯長宏，袁慧梅等.基于sopc的電能諧波測量系統(tǒng)的設(shè)計(jì)［J］.微計(jì)算機(jī)信息.2008，(2):155 －157.

［3］劉堯虎，何飛舟.基于32位NiosⅡ軟核系統(tǒng)的電能質(zhì)量監(jiān)測系統(tǒng)設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2010，(2):50 －55.

［4］郭磊.電能質(zhì)量實(shí)時監(jiān)測裝置的研究與設(shè)計(jì)［D］.西安:西安科技大學(xué)，2008.

［5］侯凡.基于SOPC技術(shù)的電能質(zhì)量監(jiān)測系統(tǒng)的研究［D］.上海:上海交通大學(xué)，2007.

［6］徐光輝，程旭東.基于FPGA的嵌入式開發(fā)與應(yīng)用［M］.北京:電子工業(yè)出版社，2006.

［7］華清遠(yuǎn)見嵌入式培訓(xùn)中心.FPGA應(yīng)用開發(fā)入門與典型實(shí)例［M］.北京:人民郵電出版社，2008.

［8］江冰，張卓.鎖相倍頻采集技術(shù)在電力系統(tǒng)諧波測量中的應(yīng)用［J］.電子測量與儀器學(xué)報，2004，(18):904－906.