鄧 茜 梁小朋 王蘇敏

（江西理工大學(xué)應(yīng)用科學(xué)學(xué)院，江西 贛州 341000）

基于ADS仿真可控增益技術(shù)對雷達(dá)捷變頻的影響

鄧 茜 梁小朋 王蘇敏

（江西理工大學(xué)應(yīng)用科學(xué)學(xué)院，江西 贛州 341000）

介紹頻率合成器的環(huán)路參數(shù)設(shè)計(jì)原理，研究了系統(tǒng)參數(shù)變化對環(huán)路濾波器的幅頻響應(yīng)和相位裕度的影響，并采用ADS軟件對系統(tǒng)捷變頻性能仿真。從仿真結(jié)果可知，采用可控電荷泵電流增益技術(shù)可以很好的解決快速跳頻問題。

頻率合成器；捷變頻；ADS；可控增益

（一）引言

頻率合成器是電子系統(tǒng)的核心部件。隨著現(xiàn)代通信、雷達(dá)、電子偵察和對抗技術(shù)的飛速發(fā)展，系統(tǒng)對其性能指標(biāo)也提出了愈來愈高的要求。在各種高性能、寬動(dòng)態(tài)范圍的頻率跳變中，捷變頻時(shí)間是一個(gè)重要的限制因素。捷變時(shí)間這一指標(biāo)，直接影響到跳頻干擾和抗干擾系統(tǒng)的跳速，以及雷達(dá)頻率捷變特性，也越來越受到人們的關(guān)注。因此，快速跳頻頻率合成器的研制具有重大的現(xiàn)實(shí)意義。

（二）鎖相頻率合成器的原理

圖1 整數(shù)N頻率合成器原理框圖

圖 1為整數(shù)分頻鎖相環(huán)的原理框圖。其中，分頻因子 N通常由外部數(shù)字信號設(shè)置。在許多頻率綜合器中，控制信號使用串行輸入數(shù)據(jù)。當(dāng)環(huán)路鎖定時(shí)，進(jìn)入鑒相器的兩個(gè)信號頻率相等，所以，VCO的輸出頻率是鑒相頻率的 N倍，而且嚴(yán)格同步，用鎖相環(huán)構(gòu)成的頻率合成器具有頻率穩(wěn)定度高、相位噪聲小、電路簡單易集成、易編程等特點(diǎn)。

（三）可控增益技術(shù)與環(huán)路帶寬的關(guān)系

1.無源三階環(huán)路濾波器的設(shè)計(jì)

為了更好的抑制環(huán)路帶寬頻率十倍以上的紋波，三階環(huán)路濾波器是一個(gè)較好的選擇，并且可以得到所有環(huán)路元器件參數(shù)的準(zhǔn)確解。我們將從時(shí)間常數(shù)入手，來計(jì)算各元器件參數(shù)值。

圖2 無源3階環(huán)路濾波器

圖2 中，環(huán)路濾波器阻抗和開環(huán)傳輸函數(shù)表示如下：

其中，濾波器的系數(shù)與時(shí)間常數(shù)的關(guān)系：

根據(jù)相位裕度的定義可得：

經(jīng)驗(yàn)證明，為了保證 3階環(huán)路濾波器的穩(wěn)定性，要求T2＞＞T1+T3，使得在環(huán)路帶寬處，斜率為-20dB/dec同時(shí)相位裕量最大，這是本文濾波器設(shè)計(jì)的基本思想。其中T31為極點(diǎn)比T3/T1，如圖 2所示。同樣我們通過對三階濾波器的相位裕度偏微分方程：

近似T2＞＞T1+T3，可以得到：

由于在環(huán)路帶寬處，開環(huán)傳遞函數(shù)增益為1，這樣可得Ctot：

從（12）式中可以看出，在不改變環(huán)路濾波器的參數(shù)、壓控增益及分頻比的情況下，電荷泵電流增益Kd與環(huán)路帶寬的變化成正比。

2.環(huán)路帶寬的選取

鎖相環(huán) PLL的帶寬，需要根據(jù)應(yīng)用環(huán)境和環(huán)路部件的特性來選擇。在選擇環(huán)路帶寬時(shí)有三個(gè)需要考慮的因素：

（1）最大的環(huán)路帶寬可以有最快的頻率轉(zhuǎn)換速度（最短的鎖定時(shí)間）；

（2）優(yōu)化的環(huán)路帶寬能夠取得更好的相位噪聲性能；

（3）最小的環(huán)路帶寬可以取得最大的參考邊帶的抑制。

通常我們要在這三個(gè)因素之間做出折中考慮，由于可控電荷泵電流增益技術(shù)可以直接改變PLL環(huán)路帶寬和相位裕度?？梢?，可控增益技術(shù)不僅能縮短捷變時(shí)間而且能提高相位噪聲指標(biāo)，當(dāng)采用大電流增益進(jìn)行快鎖，經(jīng)過定時(shí)器設(shè)置時(shí)間之后，會(huì)自動(dòng)切換成小電流增益，減小穩(wěn)態(tài)時(shí)環(huán)路帶寬，改善相位噪聲，優(yōu)化雜散抑制性能，提高整體性能指標(biāo)。

（四）可控電流增益技術(shù)對頻率綜合器捷變時(shí)間和穩(wěn)定性的影響

對于跳頻信號源的設(shè)計(jì)，在保證頻率源的相位噪聲、雜散等性能指標(biāo)的前提下，盡量減少頻率的切換時(shí)間，以利于在一次跳頻通信內(nèi)有相對長的時(shí)間來傳送有效數(shù)據(jù)。捷變頻時(shí)間是跳頻信號源的研制的一個(gè)非常重要的指標(biāo)。通過上述無源3階濾波器的設(shè)計(jì)方法，設(shè)計(jì)一個(gè)4階鎖相環(huán)，通過計(jì)算得濾波器元件參數(shù)，如表1所示。

表1 三階濾波器設(shè)計(jì)實(shí)例

1.鎖定時(shí)間仿真模型建立

瞬態(tài)仿真模型是對系統(tǒng)進(jìn)行閉環(huán)仿真，仿真模型中要考慮 VCO的輸入電容和輸入電阻，對于一些集成壓控振蕩器的鎖相環(huán)芯片其 VCO輸入電容可能為 0，瞬態(tài)響應(yīng)是采用 ADS中的 Envelope仿真。分頻比改變時(shí)的鎖定時(shí)間仿真模型如圖3所示：

圖3 分頻比改變時(shí)的鎖定時(shí)間仿真模型

2.可控電流增益技術(shù)對捷變頻時(shí)間的影響

由于小型化的設(shè)計(jì)要求，使用兩種不同的環(huán)路帶寬或增益也許是僅有的選擇，在捕獲時(shí)環(huán)路具有較大的帶寬或增益，鎖定以后

使環(huán)路的帶寬或增益減小，改善帶外相噪。

對于三階環(huán)路濾波器來說，較高頻率的極點(diǎn)對環(huán)路的瞬態(tài)特性影響很小，因此在計(jì)算鎖定時(shí)間和鎖定過程可以忽略，仍然可以利用二階環(huán)的計(jì)算公式來計(jì)算其鎖定時(shí)間，其中，tol為鎖定頻差。

改變電荷泵電流增益，不僅改變了環(huán)路帶寬，同時(shí)也改變了相位裕度。電荷泵電流增益分別為5mA和 1.06mA時(shí)的開環(huán)波特圖，如圖4和5所示。采用表3-1中的環(huán)路濾波參數(shù)，其中kd先取5mA，仿真其相 位裕度和鎖定時(shí)間。然后保持環(huán)路元件參數(shù)不變，電荷泵電流增益由5mA變?yōu)?.06mA時(shí)，通過仿真可知，其帶寬由 60KHz變?yōu)?19.8KHz，其相位裕度由45°變?yōu)?0.7°。通常，鎖定時(shí)間不僅受環(huán)路帶寬的影響，由于相位裕度與阻尼系數(shù)有一定的正比關(guān)系，所以相位裕度對鎖定時(shí)間也有一定的影響。

圖4 kd為 5mA環(huán)路波特圖

圖5 kd為 1.06mA環(huán)路波特圖

圖6 kd為 5mA環(huán)路的響應(yīng)瞬態(tài)

圖7 kd為 1.06mA環(huán)路的瞬態(tài)響應(yīng)

如圖6、7所示，保持環(huán)路其他元件不變時(shí)，電荷泵電流增益為5mA比電荷泵電流增益為1.06mA時(shí)的鎖定時(shí)間大大減小。由于相位裕度關(guān)系到系統(tǒng)的穩(wěn)定度，典型值選擇在45°到55°之間。當(dāng)相位裕度在48°時(shí)鎖定時(shí)間最短，當(dāng)相位裕度小于48°的時(shí)候，會(huì)使環(huán)路開始振蕩，增加鎖定時(shí)間，此時(shí)，鎖定時(shí)間與相位裕度成反比；當(dāng)相位裕度大于48°的時(shí)候，會(huì)使環(huán)路系統(tǒng)響應(yīng)速度緩慢，同樣會(huì)增加鎖定時(shí)間。此時(shí)，鎖定時(shí)間與相位裕度成正比；所以相位裕度和阻尼系數(shù)一樣必須小心選取，其值過大和過小都不利于快速跳頻。

3.可控電流增益技術(shù)對穩(wěn)定性的影響

如圖 4、5所示，電流增益由 5mA自動(dòng)換成小電流增益1.06mA，穩(wěn)態(tài)時(shí)，環(huán)路帶寬減小為19.8KHz，相位裕度減小為30.7°。顯然，相位裕度太小，導(dǎo)致系統(tǒng)不穩(wěn)定，延長鎖定時(shí)間。同時(shí)，可控電流增益技術(shù)對 PLL相位噪聲也有較大的影響。所以，可控電流增益的大小必須小心選取，應(yīng)從各方面影響綜合考慮。

（五）結(jié)束語

在一些特殊場合，為滿足小尺寸要求，不得不放棄一些性能更優(yōu)越的電路或大體積芯片，而采用結(jié)構(gòu)簡單的鎖相頻率合成技術(shù)。然而，從頻率合成理論來看，傳統(tǒng)的單環(huán)鎖相環(huán)難以達(dá)到指標(biāo)要求，若采用可控電流增益技術(shù)，不但能解決這個(gè)問題，而且可以簡化電路，進(jìn)而降低成本。本文采用ADS仿真軟件對頻率合成器的主要性能進(jìn)行建模仿真，重點(diǎn)仿真了采用可控電流增益技術(shù)對PLL捷變時(shí)間和穩(wěn)定性的影響。仿真結(jié)果表明，可控電流增益技術(shù)在提高雷達(dá)捷變頻性能上能起到良好的作用，對類似的設(shè)計(jì)有良好的借鑒意義。

[1] 張厥盛,鄭繼禹,萬心平.鎖相技術(shù)[M].西安:西安電子科技大學(xué)出版社,2005:1-20.

[2] Dean Banerjee. PLL Performance, simulation, and design 4thedition[M].national semiconductor,2006.

[3] Andy. Phase locked loop design,Analysis of a sigma- delta modulator using RF behavioral modeling and system simulation[M].agilentTechnologies,2002;8-9.

[4] Roland E.Best.鎖相環(huán)設(shè)計(jì)、仿真與應(yīng)用第5版[M].李永明,譯.北京:人民郵電出版社,2007:5-30.

[5] 方立軍,馬駿.C波段低相噪數(shù)字鎖相頻率合成器[J].系統(tǒng)工程與電子技術(shù),2001,23(2):22-24.

TN74

A

1008-1151(2011)05-0031-02

2011-02-17

鄧茜（1984－），女，江西吉安人，江西理工大學(xué)應(yīng)用科學(xué)學(xué)院信息工程系助教，碩士，研究方向?yàn)闊o線射頻通信電路。