孫國(guó)華，揭建英

(北京七維航測(cè)科技股份有限公司，北京 100080)

DSP芯片具有處理速度快、靈活、精確、抗干擾能力強(qiáng)、體積小及可靠性高等優(yōu)點(diǎn)，可滿足對(duì)信號(hào)快速、精確、實(shí)時(shí)處理及控制的要求。本文基于DSP TMS320VC5509A[1](以下簡(jiǎn)稱(chēng)VC5509A)和TLV320AIC23B[2](以下簡(jiǎn)稱(chēng)AIC23B)，成功研制出了一種可獨(dú)立運(yùn)行和上電自舉加載程序的多通道音頻信號(hào)處理平臺(tái)。該平臺(tái)已經(jīng)應(yīng)用于課題組研發(fā)的數(shù)字式抗噪耳罩項(xiàng)目中，結(jié)合經(jīng)典有源噪聲控制算法，經(jīng)測(cè)試對(duì)單頻噪聲降噪明顯。

1平臺(tái)總體結(jié)構(gòu)和系統(tǒng)框架

平臺(tái)總體結(jié)構(gòu)如圖1所示。其硬件電路包括DSP芯片VC5509A、電源電路、時(shí)鐘電路、手動(dòng)復(fù)位電路、CPLD邏輯控制電路、存儲(chǔ)器電路、AIC23B接口及其外圍電路等。該處理平臺(tái)在設(shè)計(jì)時(shí)，考慮到了以下幾個(gè)方面的設(shè)計(jì)要求：(1)運(yùn)算量。采用了高性能的VC5509A DSP芯片，處理速度為144 MIPS，可快速實(shí)現(xiàn)適用于數(shù)字信號(hào)處理的復(fù)雜算法。(2)接口。采用了兩片內(nèi)部集成ADC和DAC的AIC23B，可實(shí)現(xiàn)四通道音頻信號(hào)輸入和輸出。(3)功耗。采用低功耗設(shè)計(jì)，選用了低功耗貼片封裝的元器件，以延長(zhǎng)電池的使用時(shí)間、減小平臺(tái)的體積和重量。

平臺(tái)具有在線系統(tǒng)仿真、自舉加載程序等功能，同時(shí)還有調(diào)試方便、穩(wěn)定性好、精度高等優(yōu)點(diǎn)。

圖1 平臺(tái)總體結(jié)構(gòu)

2平臺(tái)電路設(shè)計(jì)

2.1電源電路設(shè)計(jì)

平臺(tái)由7.2 V鋰電池供電，有4種典型電源：VC5509A處理器的I/O電源3.3 V、內(nèi)核電源1.6 V、模擬電路所需的±5 V電源。為達(dá)到電源設(shè)計(jì)要求，將7.2 V的鋰電池電壓降到5 V，+5 V電源產(chǎn)生電路如圖2所示。利用MAX660將+5 V電源轉(zhuǎn)換為-5 V輸出，-5 V電源產(chǎn)生電路如圖3所示。采用具有上電復(fù)位和監(jiān)控功能的TPS767D301電源芯片，產(chǎn)生3.3 V和1.6 V電源，如圖4所示。

圖2 +5V電源產(chǎn)生電路

圖3 -5V電源產(chǎn)生電路

圖4 1.6 V和3.3V電源產(chǎn)生電路

2.2時(shí)鐘和手動(dòng)復(fù)位電路設(shè)計(jì)

時(shí)鐘電路如圖5所示。VC5509A處理器含有一個(gè)以PLL為基礎(chǔ)的倍頻模塊用來(lái)生成處理器工作所需要的時(shí)鐘。原始的時(shí)鐘信號(hào)由外接石英晶體配合內(nèi)部振蕩器生成，通過(guò)時(shí)鐘發(fā)生器的時(shí)鐘模式寄存器CLKMD設(shè)置系統(tǒng)時(shí)鐘。本平臺(tái)由一個(gè)12 MHz的石英晶振提供參考頻率。

手動(dòng)復(fù)位電路如圖6所示。按鈕的作用是：當(dāng)按鈕閉合時(shí)，電容C15通過(guò)電阻R4進(jìn)行放電，使電容C15上的電壓降為0；當(dāng)按鈕斷開(kāi)時(shí)，電容C15的充電過(guò)程與上電復(fù)位相同，從而實(shí)現(xiàn)復(fù)位。

圖5 時(shí)鐘電路

圖6 手動(dòng)復(fù)位電路

2.3 CPLD邏輯控制電路設(shè)計(jì)

2.4存儲(chǔ)器擴(kuò)展電路設(shè)計(jì)

開(kāi)發(fā)DSP系統(tǒng)應(yīng)用平臺(tái)，最終要實(shí)現(xiàn)系統(tǒng)的用戶程序脫離仿真環(huán)境獨(dú)立運(yùn)行工作，如果程序過(guò)大，并涉及到大量數(shù)據(jù)移動(dòng)暫存，就需要外擴(kuò)存儲(chǔ)器。該平臺(tái)通過(guò)VC5509A的外部存儲(chǔ)器接口EMIF[3]擴(kuò)展了一片64 Mb的SDRAM(HY57V641620)，用于數(shù)據(jù)暫存；還擴(kuò)展了一片8 Mb的Flash(S29AL008D)，用于永久性存儲(chǔ)重要數(shù)據(jù)和程序。DSP與SDRAM、Flash連接示意圖分別如圖 8、圖9所示。

圖7 CPLD邏輯控制電路示意圖

圖8 DSP與SDRAM連接示意圖

圖9 DSP與Flash連接示意圖

2.5 AIC23B 外圍電路設(shè)計(jì)

AIC23B是TI公司推出的一種高性能立體聲音頻編解碼器(Codec)，內(nèi)部高度集成了模擬電路功能；數(shù)字傳輸字長(zhǎng)可以是 16、20、24、32 bit， 支持 8～96 kHz的采樣率。采樣率為96 kHz的情況下能夠達(dá)到90 dB信噪比；在數(shù)模轉(zhuǎn)換器中的二階多比特結(jié)構(gòu)還可在采樣率為96 kHz的情況下使信噪比達(dá)到100 dB。該芯片在回放中的功耗小于23 mW，采用工業(yè)級(jí)最小封裝。因此，對(duì)于便攜式的音頻信號(hào)處理系統(tǒng)，AIC23B無(wú)疑是十分理想的選擇。

AIC23B有三個(gè)接口：控制接口、模擬接口和數(shù)字音頻接口。通過(guò)控制接口，VC5509A可以使用I2C模式設(shè)置AIC23B的工作參數(shù)；通過(guò)模擬接口，AIC23B可實(shí)現(xiàn)音頻信號(hào)由傳聲器輸入、經(jīng)揚(yáng)聲器輸出；通過(guò)數(shù)字音頻接口，可以實(shí)現(xiàn)AIC23B與VC5509A的McBSP[4]通信。VC5509A與AIC23B(0)和 AIC23B(1)接口如圖 10所示。

圖10 VC5509A與AIC23B(0)和AIC23B(1)接口示意圖

2.5.1控制接口電路設(shè)計(jì)

表1 接口模式選擇

表2 AIC23B從設(shè)備地址選擇

圖11 I2C模式時(shí)序

2.5.2模擬接口電路設(shè)計(jì)

(1)傳聲器輸入電路設(shè)計(jì)

傳聲器輸入通道電路如圖12所示(共4路，只畫(huà)出1路)。該電路主要完成對(duì)來(lái)自傳聲器輸出信號(hào)的放大、抗混疊濾波，同時(shí)提供給傳聲器的直流偏置。為簡(jiǎn)化電路、降低功耗，將前置放大和抗混疊濾波用一個(gè)運(yùn)算放大器MAX4252實(shí)現(xiàn)。

圖12 傳聲器輸入通道電路

(2)揚(yáng)聲器輸出電路設(shè)計(jì)

揚(yáng)聲器輸出電路如圖13所示(共 4路，只畫(huà)出其中1路)，由功放、平滑濾波器、揚(yáng)聲器等部分組成，R14、R15、C18、C19構(gòu)成無(wú)源二階平滑濾波器。平滑濾波器為簡(jiǎn)單的二階RC低通濾波器，功放采用MC34119DTB。

2.5.3數(shù)字音頻接口電路設(shè)計(jì)

AIC23B支持四種音頻接口模式：右判斷模式、左判斷模式、I2S模式和DSP模式。AIC23B的數(shù)據(jù)接口一般采用 I2S(Inter-IC Sound)和 DSP模式。I2S總線是Philip公司為數(shù)字音頻設(shè)備之間的音頻數(shù)據(jù)傳輸而制定的一種總線標(biāo)準(zhǔn)。這兩種模式均可以方便地與VC5509A的McBSP相連接。平臺(tái)采用了DSP模式與McBSP實(shí)現(xiàn)無(wú)縫連接，且用AIC23B作為主設(shè)備，主設(shè)備時(shí)鐘由一個(gè) 12 MHz的石英晶振提供，兩個(gè)12 pF的電容濾波。

在 DSP模式下，AIC23B引腳 LRCIN和 LRCOUT必須連接到McBSP的幀同步信號(hào)上。在LRCIN或LRCOUT的下降沿開(kāi)始發(fā)送數(shù)據(jù)，先發(fā)送左通道信號(hào)字，緊接著發(fā)送右通道信號(hào)字。DSP模式時(shí)序如圖14所示。信號(hào)字的長(zhǎng)度由IWL寄存器決定，唯一要注意的是McBSP的發(fā)送與接收時(shí)鐘均由AIC23B提供。

圖14 DSP模式時(shí)序圖

本文以VC5509A為核心，成功地設(shè)計(jì)了一個(gè)多通道音頻信號(hào)處理平臺(tái)。該平臺(tái)性能高、體積小、功耗低、便于攜帶和使用，且價(jià)格低，基于本平臺(tái)的一個(gè)全數(shù)字式有源抗噪聲耳罩成本不足400元(而目前國(guó)外公司類(lèi)似產(chǎn)品售價(jià)達(dá)上千美元)。利用該平臺(tái)可實(shí)現(xiàn)前饋、反饋和復(fù)合消噪算法。用經(jīng)典的FLMS算法對(duì)該平臺(tái)進(jìn)行了初步實(shí)驗(yàn)，結(jié)果表明，源噪聲為單頻噪聲時(shí)，在 80～700 Hz范圍以內(nèi)，降噪效果明顯。

[1]TI.Datasheet of TMS320VC5509A fixed-point digital signal processor.2007.

[2]TI.Datasheet of TLV320AIC23B data manual.2004.

[3]趙洪亮.TMS320VC55x DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京：北京航空航天大學(xué)出版社，2008.

[4]彭啟琮.TMS320VC55x系列 DSP的 CPU與外設(shè) [M].北京：清華大學(xué)出版社，2005.