王華喬

（中北大學(xué) 儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051）

0 引言

隨著科學(xué)技術(shù)的發(fā)展，無論在科學(xué)研究還是技術(shù)開發(fā)以及工程實(shí)踐中越來越多的要求進(jìn)行動(dòng)態(tài)測(cè)量，對(duì)被測(cè)參數(shù)進(jìn)行定量、深入的研究，探求動(dòng)態(tài)過程中參數(shù)的變化規(guī)律[1]。在某型器件設(shè)計(jì)到定型的過程中，測(cè)試環(huán)節(jié)便顯得必不可少，有助于快速定位故障原因，發(fā)現(xiàn)設(shè)計(jì)中的缺陷與不足。數(shù)據(jù)曲線使測(cè)試結(jié)果的分析更為形象、直觀。

1 設(shè)計(jì)與實(shí)現(xiàn)

采用CPLD器件XCR3064XL為數(shù)字主控器，控制與協(xié)調(diào)整個(gè)測(cè)試系統(tǒng)的運(yùn)行。整個(gè)系統(tǒng)分為系統(tǒng)電源模塊、A/D模塊、CPLD主控模塊、存儲(chǔ)模塊、接口模塊4部分，如圖1所示。

圖1 系統(tǒng)框圖

1.1 A/D轉(zhuǎn)換模塊

按照設(shè)計(jì)要求，4個(gè)有效通道信號(hào)，4個(gè)系統(tǒng)編碼通道，共有8個(gè)采樣通道，單通道信號(hào)采樣頻率為50kHz。A/D采用分辨率為12bit、最高采樣率可達(dá)1Mbps的AD7492可完全滿足性能要求[2]。8個(gè)通道的總采樣頻率為400kHz，要求模擬開關(guān)的動(dòng)作后的穩(wěn)定時(shí)間參數(shù)必需遠(yuǎn)小于2.5μs。通道模擬開關(guān)MAX4634斷開和導(dǎo)通的穩(wěn)定時(shí)間的典型值分別為6ns和14ns，符合參數(shù)要求[3]，因此選用兩片4通道模擬開關(guān)MAX4634作為1～8通道的切換。

1.2 信號(hào)處理模塊

4個(gè)有效通道的輸入信號(hào)規(guī)格為：

① 基線為5V，幅度0到10V的檢波信號(hào)；

② 基線為15V的負(fù)脈沖信號(hào)；

③ 15V直流信號(hào)；

④ 幅度為±150V交流電壓信號(hào)。

根據(jù)A/D和CPLD的輸入?yún)?shù)限制[4]，必須將以上的4路信號(hào)的幅值進(jìn)行轉(zhuǎn)換，使其成為A/D和CPLD可以接收的的有效信號(hào)。檢波信號(hào)衰減為原來的1/2，負(fù)脈沖信號(hào)衰減為原來的1/4，直流信號(hào)衰減為原來的1/4，交流電壓信號(hào)衰減為原來的1/60，并通過電容隔直。

1.3 主控模塊

1.3.1 電源控制

整個(gè)系統(tǒng)的上電方式有兩種：有效信號(hào)中的15V直流信號(hào)的上升沿觸發(fā)；讀數(shù)接口中的3.3V上拉電阻提供的高電平信號(hào)。下電方式也同樣有兩種：讀數(shù)接口中的上拉3.3V高電平信號(hào)有效時(shí)，整個(gè)系統(tǒng)全部下電；記錄完畢時(shí)，CPLD給出內(nèi)部電源管理信號(hào)，關(guān)閉模擬電路電源[5]。

1.3.2 采集控制

系統(tǒng)上電后即進(jìn)行初始化，當(dāng)存儲(chǔ)器初始化完成后就開始順序記錄。記錄完畢后就等待外部計(jì)算機(jī)讀數(shù)以及系統(tǒng)下電信號(hào)?？刂七壿嬋鐖D2所示。

圖2 主控邏輯流程

值得注意的是，在等待讀數(shù)和擦除狀態(tài)下時(shí)，必須先判斷存儲(chǔ)器中的數(shù)據(jù)有沒有被讀取過。如果沒有讀取過就不能擦除，這樣就有效的防止了采集到數(shù)據(jù)的誤刪除，提高了數(shù)據(jù)的安全性。

1.4 存儲(chǔ)模塊

使用兩片三星公司K9F1G08U0A-PIBO系列NAND閃存芯片，單片容量為512MByte。對(duì)一頁(yè)（2KByte）數(shù)據(jù)編程進(jìn)入非易失介質(zhì)的時(shí)間最大為700μs，典型時(shí)間為200μs。擦除一塊（128KByte）的最大時(shí)間為2ms，典型時(shí)間為1.5ms。存儲(chǔ)系統(tǒng)采用兩片F(xiàn)lash芯片交替工作的方式存儲(chǔ)主控發(fā)送過來的采集數(shù)據(jù)，其結(jié)構(gòu)如圖3所示。在對(duì)其中一片閃存芯片進(jìn)行數(shù)據(jù)編程時(shí)，對(duì)另外一片發(fā)送命令，然后兩片方式互換，如此交替進(jìn)行存儲(chǔ)可以提高數(shù)據(jù)存儲(chǔ)速度，保證存儲(chǔ)質(zhì)量[6]。

圖3 存儲(chǔ)結(jié)構(gòu)圖

寫入的數(shù)據(jù)以幀為單位，以便檢驗(yàn)和糾錯(cuò)。每幀8個(gè)字容量，前7個(gè)字為1～7路模擬信號(hào)的數(shù)據(jù)，最后一個(gè)字為校驗(yàn)碼，在數(shù)據(jù)出錯(cuò)時(shí)用以校對(duì)[7]。

1.5 狀態(tài)指示

由于抗高沖擊的需要，電路系統(tǒng)都封裝在加固的金屬外殼內(nèi)部，因此在使用系統(tǒng)進(jìn)行測(cè)試時(shí)必須了解系統(tǒng)所處的狀態(tài)[8]。在外殼上的合適位置安裝一個(gè)發(fā)光二極管，通過亮滅及不同的閃爍狀態(tài)來指示系統(tǒng)的幾個(gè)重要狀態(tài)：如上電、采集、讀數(shù)、擦除、下電等，具體狀態(tài)設(shè)計(jì)如表1所示。

表1 狀態(tài)指示

2 測(cè)試結(jié)果

通過接口電路與外部計(jì)算機(jī)相連，運(yùn)用對(duì)應(yīng)編寫的上位機(jī)軟件控制讀書口電路進(jìn)行讀數(shù)，并將讀取的數(shù)據(jù)存儲(chǔ)在電腦中，并可隨時(shí)以可視化圖形的方式查看數(shù)據(jù)，圖3即為通道一信號(hào)圖像。可以看出本設(shè)計(jì)成功的記錄下了被測(cè)器件的工作狀態(tài)參數(shù)，為其改進(jìn)和狀況分析提供了有力、準(zhǔn)確的分析幫助。

圖3 通道一的信號(hào)

3 結(jié)束語(yǔ)

本文設(shè)計(jì)了一個(gè)記錄引信工作狀態(tài)信號(hào)的實(shí)時(shí)記錄儀，并設(shè)計(jì)了針對(duì)性的信號(hào)調(diào)理電路。在充分考慮到記錄儀的工作環(huán)境的狀態(tài)下，采用多種手段提高了數(shù)據(jù)的存儲(chǔ)速率和可靠性，系統(tǒng)在使用上提供了更為人性化的操作。全程實(shí)時(shí)信號(hào)數(shù)據(jù)采集為引信工作狀態(tài)的測(cè)試與理論驗(yàn)證提供了有力的幫助。

[1]黃俊欽.測(cè)試系統(tǒng)動(dòng)力學(xué)[M].北京: 國(guó)防工業(yè)出版社,1996:1-5.

[2]閻石.數(shù)字電子技術(shù)[M].北京:高等教育出版社,2004:475-477.

[3]謝自美.電子線路設(shè)計(jì)[M].武漢:華中科技大學(xué)出版社,2003:105-109.

[4]李運(yùn)濤，王庸貴，劉繼平.一種實(shí)時(shí)數(shù)據(jù)采集與監(jiān)控系統(tǒng)[J].中國(guó)測(cè)試技術(shù),2004,30(1):25-28.

[5]羅苑棠.CPLD/FPGA常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講[M].北京:電子工業(yè)出版社,2007:22-25.

[6]高健.動(dòng)態(tài)參數(shù)檢測(cè)與虛擬儀器綜合系統(tǒng)[J].國(guó)外電子元器件,2006,14(2):60-61.

[7]趙俊超.集成電路設(shè)計(jì)VHDL教程 [M].北京:希望電子出版社,2002:47-49.

[8]李紅旗,李東光,李世義.基于CPLD的彈載高速存儲(chǔ)測(cè)試系統(tǒng)關(guān)鍵技術(shù)研究[J].彈箭與制導(dǎo)學(xué)報(bào)。2007,72（1）：1-3.