謝小峰，郭宏林，楊永鋒

（1.南京祿口國(guó)際機(jī)場(chǎng)動(dòng)力技術(shù)部，江蘇南京210029；2.天水電氣傳動(dòng)研究所有限責(zé)任公司，甘肅天水741020；3.甘肅煙草工業(yè)有限責(zé)任公司天水分廠，甘肅天水741020）

1 引言

在高精度電源的控制電路中，全數(shù)字化的控制調(diào)節(jié)器已逐步取代傳統(tǒng)的模擬控制電路。而在數(shù)字控制器用于調(diào)節(jié)閉環(huán)的反饋回路中，負(fù)責(zé)電流及電壓等模擬信號(hào)采樣的模數(shù)轉(zhuǎn)換器（ADC）成為影響數(shù)字調(diào)節(jié)器性能的關(guān)鍵硬件。

通常，在數(shù)字化高精度電源中，其數(shù)字調(diào)節(jié)器至少應(yīng)包含兩個(gè)調(diào)節(jié)環(huán)，即電流閉環(huán)和電壓閉環(huán)。每個(gè)調(diào)節(jié)閉環(huán)的反饋回路都需要一個(gè)能滿足其精度及速度要求的A／D轉(zhuǎn)換器。一般來(lái)說(shuō)，電流環(huán)和電壓環(huán)對(duì)于A／D轉(zhuǎn)換器的需求是不同的，電流環(huán)的帶寬窄但是要求的分辨率和穩(wěn)定度高；電壓環(huán)的帶寬比較寬，而對(duì)穩(wěn)定度的要求低于電流環(huán)。

對(duì)于高精度穩(wěn)流電源，電流環(huán)對(duì)輸出電流信號(hào)的采集精度及穩(wěn)定度提出了極高的要求。電流閉環(huán)反饋回路中所需的模數(shù)轉(zhuǎn)換器件（ADC）需要盡可能高的分辨率和穩(wěn)定度。穩(wěn)流電源中，受調(diào)節(jié)器帶寬的影響，電流環(huán)對(duì)速度的要求并不很高。因此△-∑型A／D轉(zhuǎn)換器是最佳的選擇。從通用的角度考慮，需要選擇允許雙極性輸入的A／D轉(zhuǎn)換器；而考慮到PCB板的設(shè)計(jì)及控制軟件設(shè)計(jì)過(guò)程中，具備串行數(shù)據(jù)接口的A／D轉(zhuǎn)換器相對(duì)更易于實(shí)現(xiàn)。

2 ADS1251簡(jiǎn)介

△-∑型模數(shù)轉(zhuǎn)換器ADS1251具有高精度、寬動(dòng)態(tài)范圍、低功耗等特點(diǎn)，非常適合用于非高速變化信號(hào)的高精度數(shù)據(jù)實(shí)時(shí)采集轉(zhuǎn)換。其分辨率達(dá)到24bit，采樣速率最高可達(dá)20.8kSPS，其積分非線性誤差（INL）≤15ppm，增益誤差（Gain Error）＜1%，偏移誤差（Offset Error）＜100ppm。綜合考慮以上技術(shù)指標(biāo)，該轉(zhuǎn)換器是滿足上述高精度穩(wěn)流電源甚至超高精度穩(wěn)流電源的電流采樣模數(shù)轉(zhuǎn)換器的最優(yōu)選擇。

圖1 ADS1251模數(shù)轉(zhuǎn)換電路硬件控制圖

ADS1251采用單一的＋5V電源供電，模擬量使用差分輸入方式，輸出量使用簡(jiǎn)便的三線串行接口，可以很方便地與微處理器或數(shù)字信號(hào)處理器進(jìn)行連接。此外，該器件為8引腳封裝，外圍電路設(shè)計(jì)相對(duì)簡(jiǎn)單，便于PCB設(shè)計(jì)及布板實(shí)現(xiàn)。

3 硬件設(shè)計(jì)

如圖1所示為ADS1251模數(shù)轉(zhuǎn)換電路硬件控制圖，主要包含模擬量輸入調(diào)理電路及串行數(shù)字接口電路。本文所述電路中外部數(shù)字信號(hào)處理器（CPU）使用FPGA。

3.1 模擬量輸入

高精度穩(wěn)流電源的輸出電流通常使用高精度電流傳感器DCCT檢測(cè)并變送為帶寬介于直流至幾百赫茲之間的±10V電壓信號(hào)。A／D轉(zhuǎn)換電路的模擬量輸入端一般使用差分輸入實(shí)現(xiàn)共模抑制。輸入端外加一低通RC濾波器以消除高頻噪聲。

圖1所示電路中，模擬量輸入電路的設(shè)計(jì)使用低噪聲運(yùn)放OPA350搭成的反向比例放大電路，用高精密電阻保證放大倍數(shù)為1：4，這樣可保證差分輸入電壓擺幅達(dá)到±10V，以便于接收穩(wěn)流電源中常見(jiàn)高精度傳感器電流DCCT輸出的±10V電壓信號(hào)。OPA350使用可調(diào)電源模塊LM317LD生成的＋5.1V作為供電電源，以保證輸出電壓擺幅可在＋0.05V～ ＋5.05V 區(qū)間。同時(shí)ADS1251也使用此＋5.1V電源供電，因此無(wú)需外加輸入電阻或二極管。

基準(zhǔn)電壓使用VRE302A生成的＋2.5V，此基準(zhǔn)電壓使用運(yùn)放OPA350電壓跟隨器電路緩沖后送入ADS1251的VREF及-VIN引腳，這樣可保證低阻抗驅(qū)動(dòng)-VIN輸入端。本文所述電路中設(shè)計(jì)的A／D轉(zhuǎn)換輸出碼表如表1所示。

表1 A／D轉(zhuǎn)換碼表

3.2 串行接口

表2 ADS1251串行接口功能描述

ADS1251轉(zhuǎn)換器使用簡(jiǎn)單的三線串行接口進(jìn)行控制及數(shù)據(jù)輸出，數(shù)據(jù)由串行時(shí)鐘SCLK控制從數(shù)據(jù)輸出寄存器（DOR）輸出到DOUT／nDRDY引腳。接口定義如表2所示。

由表2可知，ADS1251需要輸入一個(gè)外部時(shí)鐘信號(hào)CLK，即轉(zhuǎn)換器的系統(tǒng)采樣時(shí)鐘。CLK控制轉(zhuǎn)換過(guò)程，并決定轉(zhuǎn)換器的采樣率和帶寬。其中，采樣率＝ fCLK／384，-3dB 帶寬＝0.2035＊采樣率。本文所述轉(zhuǎn)換電路中，采樣時(shí)鐘CLK可接入8MHz外部晶體諧振器提供的固定時(shí)鐘，或可接入由FPGA分頻后生成的可調(diào)時(shí)鐘，兩者通過(guò)跳線人工選擇。對(duì)于8MHz外部固定時(shí)鐘，則有：

在ADS1251執(zhí)行數(shù)據(jù)轉(zhuǎn)換的過(guò)程中，DOUT／nDRDY引腳保持高電平，當(dāng)一組新數(shù)據(jù)轉(zhuǎn)換完并寫入片內(nèi)數(shù)據(jù)輸出寄存器（DOR）供外部微處理器讀取時(shí)，DOUT／nDRDY輸出一個(gè)低電平脈沖，隨之輸出數(shù)據(jù)最高位MSB，其余數(shù)據(jù)位從高到低依次由SCLK控制輸出，每周期輸出一位。此外，當(dāng)SCLK長(zhǎng)期輸入高電平時(shí)，ADS1251進(jìn)入同步模式。

由于ADS1251輸出數(shù)字量邏輯電平為＋5V，而數(shù)字信號(hào)處理器（FPGA）用戶IO引腳的接口電壓為＋3.3V，所以必須使用電平緩沖器件（Buffer）完成＋5V與＋3.3V信號(hào)間的電平轉(zhuǎn)換。如圖1所示，外部時(shí)鐘輸入信號(hào)CLK和串行時(shí)鐘輸入信號(hào)SCLK使用74HCT244，DOUT／nDRDY信號(hào)輸出使用 74LCX244，74LCX 系列器件使用＋3.3V 電源，可輸入＋5V信號(hào)，適合轉(zhuǎn)換ADS1251輸出信號(hào)電平。

4 時(shí)序控制

ADS1251的數(shù)據(jù)轉(zhuǎn)換從nDRDY上升沿開(kāi)始，nDRDY信號(hào)高電平指示轉(zhuǎn)換器處于轉(zhuǎn)換狀態(tài)，nDRDY信號(hào)低電平指示轉(zhuǎn)換結(jié)束，且轉(zhuǎn)換數(shù)據(jù)送入ADC數(shù)據(jù)輸出寄存器DOR以供讀取。如圖2所示為ADS1251的時(shí)序圖。

轉(zhuǎn)換和數(shù)據(jù)讀取間的同步由DOUT／nDRDY輸出信號(hào)控制。DOUT／nDRDY引腳輸出狀態(tài)在數(shù)據(jù)就緒（nDRDY）和數(shù)據(jù)輸出（DOUT）間交替轉(zhuǎn)換。在nDRDY狀態(tài)，ADS1251進(jìn)行數(shù)據(jù)轉(zhuǎn)換時(shí)DOUT／nDRDY引腳保持高電平。當(dāng)一組新數(shù)據(jù)轉(zhuǎn)換完成并寫入片內(nèi)數(shù)據(jù)輸出寄存器（DOR）供外部微處理器讀取時(shí)，DOUT／nDRDY引腳先輸出一個(gè)寬度為6TCLK的低電平，隨之輸出6TCLK的高電平，此時(shí)數(shù)據(jù)就緒可供讀取，即進(jìn)入DOUT狀態(tài)，并輸出數(shù)據(jù)最高位MSB；在DOUT狀態(tài)，數(shù)據(jù)從高位到低位依次由SCLK控制輸出，每周期輸出一位。即在SCLK上升沿時(shí)數(shù)據(jù)有效，SCLK下降沿時(shí)下一位數(shù)據(jù)被移至DOUT輸出引腳。

圖2 ADS1251時(shí)序圖

24個(gè)SCLK周期后，24位數(shù)據(jù)完全從DOR中移出，之后DOUT／nDRDY保持為低電平，直到下次轉(zhuǎn)換啟動(dòng)時(shí)變?yōu)楦唠娖?，重新進(jìn)入nDRDY狀態(tài)。因此，外部微處理器必須在一次新的轉(zhuǎn)換過(guò)程啟動(dòng)之前讀取所有數(shù)據(jù)位。

圖3 ADS1251控制流程圖

一次完整的轉(zhuǎn)換需要384個(gè)系統(tǒng)周期，其中36個(gè)周期是nDRDY狀態(tài)，348個(gè)周期是DOUT狀態(tài)，所以有充足的時(shí)間進(jìn)行所有24位串行數(shù)據(jù)的讀取。在本系統(tǒng)中使用8MHz外部系統(tǒng)時(shí)鐘，則可用于數(shù)據(jù)讀取的有效時(shí)間為：

在整個(gè)數(shù)據(jù)讀取過(guò)程中，外部微處理器與DOUT／nDRDY信號(hào)的同步至關(guān)重要，否則可能在讀出最低位數(shù)據(jù)（LSB）之前使DOUT／nDRDY引腳狀態(tài)進(jìn)入nDRDY狀態(tài)（高電平）導(dǎo)致LSB讀數(shù)錯(cuò)誤。如圖3所示為FPGA內(nèi)ADS1251的狀態(tài)控制流程圖，在對(duì)ADS1251的時(shí)序圖和工作原理分析的基礎(chǔ)上，通過(guò)該流程對(duì)ADS1251數(shù)據(jù)轉(zhuǎn)換和讀取進(jìn)行控制。該程序由硬件描述語(yǔ)言VHDL實(shí)現(xiàn)。

程序開(kāi)始后，當(dāng)FPGA檢測(cè)到ADS1251的nDRDY引腳輸出一個(gè)上升沿和一個(gè)下降沿后，在nDRDY進(jìn)入低電平狀態(tài)下開(kāi)始對(duì)CLK計(jì)數(shù)，在此過(guò)程中，F(xiàn)PGA可同時(shí)測(cè)到該時(shí)鐘CLK的頻率。由于nDRDY在最高數(shù)據(jù)位MSB輸出前保持6TCLK低電平和6TCLK的高電平，那么正確檢測(cè)到CLK頻率后，可對(duì)上述6TCLK的高電平時(shí)間延長(zhǎng)等待至少一個(gè)時(shí)鐘周期（≥7TCLK）后再進(jìn)行讀數(shù)，就可保證讀取到正確有效的MSB，其余數(shù)據(jù)位可在SCLK控制下依序有效讀取。

數(shù)據(jù)讀取過(guò)程使用位計(jì)數(shù)器（Bit Counter）和SCLK配合控制。當(dāng)MSB讀出后，F(xiàn)PGA控制位計(jì)數(shù)器進(jìn)行減計(jì)數(shù)并控制SCLK輸出下降沿，此時(shí)下一位數(shù)據(jù)由ADS1251的輸出寄存器DOR送到DOUT引腳，依次重復(fù)以上循環(huán)直到完成24位數(shù)據(jù)的讀取后進(jìn)入下一次同步循環(huán)。

5 ADS1251轉(zhuǎn)換精度及穩(wěn)定度測(cè)試

為檢驗(yàn)上述ADS1251模數(shù)轉(zhuǎn)換電路性能，使用16位（對(duì)應(yīng)精度15ppm）DAC器件AD5542隨機(jī)輸出恒定模擬電壓4.987V，由ADS1251模數(shù)轉(zhuǎn)換電路對(duì)此電壓連續(xù)采集轉(zhuǎn)換1小時(shí)，采樣結(jié)果如圖4所示。圖4中數(shù)據(jù)已按碼表人工換算為采集到的電壓值，以便觀察采集轉(zhuǎn)換的準(zhǔn)確性及精度。

圖4 ADS1251模數(shù)轉(zhuǎn)換1小時(shí)穩(wěn)定度

圖5 穩(wěn)流電源4小時(shí)電流穩(wěn)定度測(cè)試

一小時(shí)數(shù)據(jù)中，采集轉(zhuǎn)換得到最小值為3FD4D3（HEX），據(jù)轉(zhuǎn)換碼表得到電壓為4.9868238 V；最大值為 3FD652（HEX），對(duì)應(yīng)電壓為 4.9872804 V，則可計(jì)算得其轉(zhuǎn)換穩(wěn)定度 ＝（4.9872804-4.9868238）／（4.9872804 ＋ 4.9868238）＝45ppm?？梢?jiàn)其精度及穩(wěn)定度均可滿足高精度穩(wěn)流電源閉環(huán)反饋通道A／D轉(zhuǎn)換的需求。

6 穩(wěn)流電源閉環(huán)控制應(yīng)用測(cè)試

為檢測(cè)本文模數(shù)轉(zhuǎn)換電路在數(shù)字化高精度穩(wěn)流電源中閉環(huán)反饋數(shù)據(jù)采集的性能，特使用小容量（220W，IN＝10A）Chopper電路開(kāi)關(guān)電源進(jìn)行整體性能測(cè)試，控制電路調(diào)節(jié)方式為電流單閉環(huán)調(diào)節(jié)。電源主回路的功率器件使用SKM75GB123D 1200V／75A IGBT，輸出電流傳感器使用LA25-NP，通過(guò)外圍硬件對(duì)LA25-NP變比進(jìn)行設(shè)置，使傳感器信號(hào)變送關(guān)系為滿量程±10V對(duì)應(yīng)輸出電流±20A。

調(diào)整電源給定值，使電源穩(wěn)流輸出3.086A，持續(xù)工作4小時(shí)并自動(dòng)記錄ADS1251采集轉(zhuǎn)換得到的數(shù)據(jù)，得到測(cè)試結(jié)果如圖5所示。

其中，ADS1251轉(zhuǎn)換電路采集到輸出最小值為 1.54348103 V ，最大值為 1.54358961 V，則電源輸 出 電 流 穩(wěn) 定 度 ＝（1.54358961-1.54348103）／（1.54358961＋1.54348103）＝ 35ppm。

7 結(jié)束語(yǔ)

本文針對(duì)數(shù)字化高精度穩(wěn)流電源為對(duì)象，研究了高精度、低噪聲模數(shù)轉(zhuǎn)換芯片ADS1251在其電流閉環(huán)反饋通道中數(shù)據(jù)采集轉(zhuǎn)換的應(yīng)用實(shí)現(xiàn)，重點(diǎn)說(shuō)明了應(yīng)用中ADS1251轉(zhuǎn)換電路的硬件設(shè)計(jì)及時(shí)序控制。實(shí)驗(yàn)結(jié)果表明，該芯片完全可滿足高精度穩(wěn)流電源對(duì)反饋數(shù)據(jù)采集高精度及高穩(wěn)定度的需求，對(duì)高精度甚至超高精度穩(wěn)流電源中反饋量模數(shù)轉(zhuǎn)換的設(shè)計(jì)實(shí)現(xiàn)具有實(shí)際意義。

［1］Datasheet：Burr-Brown （TI）ADS1251，24-Bit 20kHz Lower Power Analog-to-Digital Converter.

［2］Application Report：Burr-Brown （TI）Understanding the ADS1251，ADS1253，and ADS1254 Input Circuitry.