徐永釗， 范麗仙， 曾志峰， 李洪濤

（東莞理工學(xué)院，廣東 東莞 523808）

0 引言

作為用戶(hù)獲取信息以及人機(jī)交互的最佳渠道，視頻輸出是大多數(shù)電子設(shè)備必不可少的功能。而隨著電子技術(shù)的不斷發(fā)展，芯片制造工藝的不斷升級(jí)，芯片的集成度越來(lái)越高，視頻處理專(zhuān)用芯片或 SoC基本都集成了視頻輸出控制單元，用于直接驅(qū)動(dòng)各種顯示屏。例如在手持式多媒體播放器中驅(qū)動(dòng)小尺寸液晶屏，在液晶電視中驅(qū)動(dòng)大尺寸顯示屏，或者以VESA標(biāo)準(zhǔn)通過(guò)VGA接口連接其他獨(dú)立的顯示設(shè)備。雖然上述幾種視頻輸出接口各不相同，輸出信號(hào)的分辨率也可能差別很大，但是其輸出控制功能基本都是一樣的。一是輸出信號(hào)的時(shí)序控制，包括數(shù)據(jù)、時(shí)鐘、使能信號(hào)和同步信號(hào)。另外是色彩空間轉(zhuǎn)換功能，這是因?yàn)橐恍┰O(shè)備的輸入圖像數(shù)據(jù)屬于YUV空間，例如數(shù)字電視中輸入的TS流解碼后得到的視頻數(shù)據(jù)等，需要轉(zhuǎn)換為RGB格式后再輸出。

在芯片設(shè)計(jì)過(guò)程中，除了考慮面積和工作頻率，芯片的功耗成為越來(lái)越重要的參數(shù)。因?yàn)樾酒募啥仍礁撸瑔挝幻娣e所容納的邏輯門(mén)越多，單位面積所產(chǎn)生的熱功率也越大。為了保證芯片的正常工作溫度，低功耗設(shè)計(jì)成為了芯片設(shè)計(jì)流程中重要步驟之一[2-3]。另一方面，很多芯片應(yīng)用于移動(dòng)手持設(shè)備，需要低功耗設(shè)計(jì)來(lái)降低能耗，增強(qiáng)設(shè)備續(xù)航能力[4-5]。降低功耗的設(shè)計(jì)技術(shù)有：門(mén)控時(shí)鐘（Clock Gating）、多閾值電壓（Multi Threshold）、門(mén)控電源（Power Gating）、多工作電壓、動(dòng)態(tài)頻率調(diào)整、動(dòng)態(tài)電壓調(diào)整等[6]。

本文提出的通用視頻輸出控制器IP核實(shí)現(xiàn)了兼容多種視頻輸出時(shí)序的時(shí)序控制邏輯，實(shí)現(xiàn)了YUV轉(zhuǎn)RGB模塊，轉(zhuǎn)換標(biāo)準(zhǔn)包括ITU-R BT.601[7]、ITU-R BT.709[8]等。模塊的實(shí)現(xiàn)結(jié)構(gòu)在第1節(jié)中詳細(xì)說(shuō)明。然后在第2節(jié)對(duì)整個(gè)IP核進(jìn)行了低功耗優(yōu)化。在 RTL設(shè)計(jì)中進(jìn)行多時(shí)鐘域劃分，手動(dòng)加入模塊門(mén)控時(shí)鐘；在DC綜合過(guò)程中設(shè)置自動(dòng)插入門(mén)控時(shí)鐘，加入功耗優(yōu)化步驟。第3節(jié)給出了IP核的功耗分析和仿真結(jié)果。最后給出本設(shè)計(jì)的結(jié)論。

1 IP核模塊設(shè)計(jì)

總體模塊結(jié)構(gòu)如圖1所示，整個(gè)IP核主要分為3部分。寄存器模塊（Register）用于存儲(chǔ)IP核的配置數(shù)據(jù)，包括YUV轉(zhuǎn) RGB的系數(shù)，輸出圖像的寬度和高度，同步信號(hào)持續(xù)長(zhǎng)度，消隱期寬度等。寄存器的外部訪問(wèn)接口為AMBA總線的APB接口。色彩空間轉(zhuǎn)換模塊（YUV2RGB）根據(jù)寄存器模塊給出的轉(zhuǎn)換系數(shù)完成色彩空間轉(zhuǎn)換。驅(qū)動(dòng)時(shí)序發(fā)生模塊（DTG）主要是根據(jù)寄存器模塊的時(shí)序標(biāo)準(zhǔn)產(chǎn)生輸出控制時(shí)序，同時(shí)輸出YUV2RGB模塊的產(chǎn)生的數(shù)據(jù)。

圖1 IP核模塊結(jié)構(gòu)

色彩空間轉(zhuǎn)換模塊本質(zhì)是 3維數(shù)據(jù)的線性變換，線性變換矩陣是可配置的，由寄存器模塊給出，因此模塊可以支持多種標(biāo)準(zhǔn)的色彩空間轉(zhuǎn)換。模塊默認(rèn)配置支持的是ITU-R BT.601標(biāo)準(zhǔn)，轉(zhuǎn)換矩陣由下式給出：

如果要支持ITU-R BT.709標(biāo)準(zhǔn)，則系數(shù)矩陣為：

如果輸入數(shù)據(jù)已經(jīng)是 RGB空間數(shù)據(jù)，則需要將變換矩陣配置為3階單位陣。

根據(jù)YUV到RGB空間變換矩陣的形式，模塊采用4個(gè)整數(shù)乘法器實(shí)現(xiàn)，結(jié)構(gòu)上采用4級(jí)流水線設(shè)計(jì)，使得模塊數(shù)據(jù)吞吐速率達(dá)到工作時(shí)鐘頻率。

驅(qū)動(dòng)時(shí)序發(fā)生模塊需要產(chǎn)生圖 2所示的各個(gè)信號(hào)，用以支持VGA輸出、LVDS輸出等。圖中PCLK是像素時(shí)鐘，和模塊工作時(shí)鐘相同。Video表示輸出視頻數(shù)據(jù)。Blank/EN信號(hào)在VESA標(biāo)準(zhǔn)中表示消隱信號(hào)，低電平有效；在LVDS輸出時(shí)表示數(shù)據(jù)有效信號(hào)，高電平有效。雖然此信號(hào)在不同的標(biāo)準(zhǔn)有不同的含義，但時(shí)序是相同的，即高電平時(shí)對(duì)應(yīng)輸出視頻數(shù)據(jù)有效，低電平時(shí)對(duì)應(yīng)輸出視頻數(shù)據(jù)無(wú)效。HSync和VSync分別是行同步和場(chǎng)同步信號(hào)，這2個(gè)信號(hào)在VESA[9]標(biāo)準(zhǔn)中定義，這里不再詳述。由圖 2可知，各控制信號(hào)的產(chǎn)生可以通過(guò)計(jì)數(shù)器對(duì)PCLK或HSync計(jì)數(shù)實(shí)現(xiàn)。驅(qū)動(dòng)時(shí)序發(fā)生器主要由一個(gè)像素計(jì)數(shù)器和一個(gè)行計(jì)數(shù)器實(shí)現(xiàn)。各信號(hào)的狀態(tài)由計(jì)數(shù)器值與寄存器模塊中的預(yù)設(shè)值進(jìn)行比較得出。

圖2 驅(qū)動(dòng)時(shí)序發(fā)生器輸出的各信號(hào)的時(shí)序

2 低功耗優(yōu)化

芯片的功耗主要由靜態(tài)功耗和動(dòng)態(tài)功耗組成。其中靜態(tài)功耗又稱(chēng)為漏電流功耗，是 CMOS電路的穩(wěn)定態(tài)功耗。降低靜態(tài)功耗的方法主要是工藝相關(guān)的方法，因此在 IP軟核的設(shè)計(jì)中意義不大[10]。動(dòng)態(tài)功耗包括內(nèi)部功耗和開(kāi)關(guān)功耗，由下式給出：

式中第一項(xiàng)是內(nèi)部功耗，表示電路單元輸入發(fā)生變化而輸出不變時(shí)消耗的功率。第二項(xiàng)是開(kāi)關(guān)功耗，表示電路單元發(fā)生變化而輸出也變化時(shí)消耗的功率。其中sct表示短路電流持續(xù)時(shí)間；perkI 是內(nèi)部開(kāi)關(guān)電流；effC 為有效充電電容；Vdd為電源電壓； fclk是工作時(shí)鐘頻率。

由動(dòng)態(tài)功耗的表達(dá)式可知，減小上述任一參數(shù)都可以實(shí)現(xiàn)降低動(dòng)態(tài)功耗的目的。由于其中電源電壓、充電電容、開(kāi)關(guān)電流這3個(gè)參數(shù)都和芯片所采用的制造工藝有關(guān)，因此本設(shè)計(jì)主要通過(guò)降低工作頻率來(lái)降低功耗。

首先我們分析 IP核的整體結(jié)構(gòu)，將其劃分多個(gè)工作時(shí)鐘域，慢速工作模塊采用慢速時(shí)鐘。圖 3是重新劃分時(shí)鐘域后的系統(tǒng)結(jié)構(gòu)圖。色彩空間轉(zhuǎn)換模塊YUV2RGB工作在像素時(shí)鐘域，時(shí)鐘信號(hào)為 pclk，是整個(gè)模塊頻率最高的時(shí)鐘域。寄存器模塊則工作在APB總線的時(shí)鐘域，APB總線是AMBA總線協(xié)議中定義的低速總線。驅(qū)動(dòng)時(shí)序發(fā)生器（DTG）中由于行同步信號(hào)和場(chǎng)同步信號(hào)的工作速度相差太大，因此分開(kāi)為2個(gè)時(shí)鐘域來(lái)設(shè)計(jì)。其中行同步信號(hào)產(chǎn)生模塊（HS）的工作時(shí)鐘由像素時(shí)鐘四分頻得到，場(chǎng)同步信號(hào)產(chǎn)生模塊（VS）則使用行同步信號(hào)HSync作為工作時(shí)鐘。這樣整個(gè)IP核就分為4個(gè)時(shí)鐘域，其中pclk、pclk_div4、HSync是相關(guān)時(shí)鐘。驅(qū)動(dòng)時(shí)序發(fā)生器的工作時(shí)鐘被大大降低了。

圖3 IP核時(shí)鐘域劃分

劃分上述時(shí)鐘域之后，系統(tǒng)工作頻率已經(jīng)有所降低。但是在寄存器電路設(shè)計(jì)中，就算寄存器數(shù)據(jù)輸入端不發(fā)生變化，時(shí)鐘信號(hào)的翻轉(zhuǎn)也會(huì)產(chǎn)生動(dòng)態(tài)功耗。因此如果某個(gè)模塊在某種條件下不需要輸出，或者某寄存器的輸入在某種條件下等于輸出時(shí)，可以禁止輸入時(shí)鐘的翻轉(zhuǎn)，也就相當(dāng)于式（1）中的頻率參數(shù)被設(shè)置為0，從而降低系統(tǒng)動(dòng)態(tài)功耗。

模塊的時(shí)鐘門(mén)控可以通過(guò)手動(dòng)添加[11]。對(duì)于設(shè)計(jì)的視頻輸出控制器，其中的色彩空間轉(zhuǎn)換模塊只需要在輸出視頻數(shù)據(jù)有效的時(shí)候工作，也就是在Blank信號(hào)為高電平的時(shí)候正常工作，其余時(shí)間YUV轉(zhuǎn)RGB的數(shù)據(jù)是無(wú)效的。因此選擇Blank信號(hào)作為YUV2RGB模塊的時(shí)鐘門(mén)控使能信號(hào)，門(mén)控時(shí)鐘的Verilog代碼如下：

assign yuv2rgb_clk = blank & pclk;

針對(duì)設(shè)計(jì)中的單個(gè)寄存器，由于 IP核中使用的寄存器非常多，手動(dòng)添加門(mén)控時(shí)鐘電路將會(huì)是復(fù)雜而繁瑣的工作，因此可以使用綜合工具檢測(cè)電路功能，自動(dòng)添加門(mén)控時(shí)鐘電路。

使用綜合工具自動(dòng)添加門(mén)控時(shí)鐘電路第1步要指定使用的門(mén)控時(shí)鐘單元。門(mén)控時(shí)鐘單元可以是離散的也可以是集成的。離散時(shí)鐘單元由綜合工具用工藝庫(kù)提供的邏輯門(mén)或者鎖存器組合而成，里面包含了多個(gè)工藝庫(kù)單元。集成的門(mén)控時(shí)鐘單元?jiǎng)t是工藝庫(kù)提供商設(shè)計(jì)好并集成在工藝庫(kù)中的一個(gè)獨(dú)立單元。Design Compiler[1]中指定門(mén)控時(shí)鐘單元的命令為 set_clock_gating_style，例如指定使用工藝庫(kù)中的鎖存器的命令如下：

set_clock_gating_style -sequential_cell latch

指定門(mén)控時(shí)鐘單元后，第2步分析整個(gè)IP核的所有寄存器，在可以添加門(mén)控的寄存器輸入時(shí)鐘上添加門(mén)控時(shí)鐘單元。插入門(mén)控時(shí)鐘的命令為：

insert_clock_gating -global

global參數(shù)指示綜合工具添加門(mén)控時(shí)鐘時(shí)可以穿越層次結(jié)構(gòu)，盡可能多的復(fù)用門(mén)控時(shí)鐘單元，減小芯片的面積和功耗。因?yàn)槲覀冊(cè)谇懊媸謩?dòng)添加了一個(gè)與門(mén)作為門(mén)控時(shí)鐘單元，為了避免與門(mén)邏輯的潛在毛刺的產(chǎn)生，可以通過(guò)以下命令取代手工門(mén)控時(shí)鐘，這是自動(dòng)添加門(mén)控時(shí)鐘單元的第3步。

replace_clock_gates

第 4步使用 uniquify命令，完成設(shè)計(jì)的實(shí)例唯一化操作，方便后續(xù)的布局布線工作。最后是報(bào)告插入門(mén)控時(shí)鐘電路的結(jié)果report_clock_gating。

完成上述 5步設(shè)置之后，后面就只需要執(zhí)行普通的綜合工作，綜合過(guò)程中 EDA工具會(huì)自動(dòng)識(shí)別門(mén)控信號(hào)，在合適的位置加入門(mén)控時(shí)鐘邏輯。表一給出了 Design Compiler自動(dòng)插入門(mén)控時(shí)鐘電路的報(bào)告。

表1 門(mén)控時(shí)鐘綜合結(jié)果

3 功耗分析

低功耗設(shè)計(jì)的具體流程如圖 4所示。設(shè)計(jì)流程使用Mentor公司的 ModelSim進(jìn)行仿真，用 Synopsys公司的Design Compiler進(jìn)行綜合和最終的功耗分析，用Cadence公司的Encounter完成綜合網(wǎng)表的布局布線。

IP核的設(shè)計(jì)從RTL設(shè)計(jì)開(kāi)始，這一步還需要進(jìn)行時(shí)鐘域劃分以及手動(dòng)添加門(mén)控時(shí)鐘電路。然后對(duì)設(shè)計(jì)好的RTL代碼進(jìn)行功能仿真，修改其不符合功能描述的部分。功能仿真正確之后，將RTL代碼綜合成門(mén)級(jí)網(wǎng)表，即布局布線前網(wǎng)表。布局布線前網(wǎng)表再輸入到 Encounter中完成布局布線，生成布局布線后網(wǎng)表和SPEF (Standard Parasitic Exchange Format)文件。SPEF文件中包含了工程中所有線網(wǎng)的電容電阻參數(shù)。

得到的布局布線后網(wǎng)表之后，通過(guò)對(duì)此網(wǎng)表進(jìn)行仿真，我們可以得到SAIF (Switching Activity Interchange Format)文件。SAIF文件包含了網(wǎng)表中各線網(wǎng)狀態(tài)轉(zhuǎn)換率的統(tǒng)計(jì)結(jié)果。這里仿真使用的testbench文件可由功能仿真的testbench修改而來(lái)，只要在文件中加入統(tǒng)計(jì)狀態(tài)轉(zhuǎn)換率的 Verilog系統(tǒng)任務(wù)，包括$read_lib_saif()，$set_toggle_region()，$toggle_start()，$toggle_stop()，$toggle_report()。

最后，將前面生成的SAIF文件，SPEF文件，布局布線后網(wǎng)表，一起輸入到Design Compiler中進(jìn)行功耗分析，得出整個(gè)設(shè)計(jì)的功耗分析報(bào)表。

本設(shè)計(jì)采用的工藝庫(kù)是SMIC 0.18微米工藝庫(kù)。為了使生成的SAIF文件所記錄的信號(hào)狀態(tài)轉(zhuǎn)換率更為準(zhǔn)確，仿真使用的 testbench將視頻輸出控制器配置成 VESA標(biāo)準(zhǔn)的800x600@72Hz格式，像素時(shí)鐘為50 MHz。整個(gè)仿真過(guò)程輸出3幀視頻圖像。為了便于比較，我們還分析了沒(méi)有進(jìn)行任何功耗優(yōu)化的設(shè)計(jì)的功耗，也分析了不手動(dòng)添加門(mén)控，只使用EDA工具自動(dòng)添加門(mén)控的設(shè)計(jì)的功耗。表2給出了所有的功耗分析結(jié)果。

圖4 功耗分析流程

表2 功耗分析結(jié)果

由上表的結(jié)果可知，功耗優(yōu)化后的設(shè)計(jì)比沒(méi)有任何功耗優(yōu)化的設(shè)計(jì)降低了26.1%的功耗。而如果不對(duì)色彩空間轉(zhuǎn)換模塊手動(dòng)加門(mén)控時(shí)鐘電路，僅使用DC進(jìn)行自動(dòng)添加門(mén)控時(shí)鐘單元，功耗的優(yōu)化只有7.0%。這從表一中自動(dòng)添加門(mén)控時(shí)鐘的寄存器數(shù)只占3.12%也可以得到側(cè)面驗(yàn)證。上表還說(shuō)明不能忽視手動(dòng)優(yōu)化代碼的作用，特別是根據(jù)模塊功能來(lái)對(duì)整個(gè)模塊進(jìn)行門(mén)控的時(shí)候。EDA工具只是機(jī)械地檢查每一行代碼，給單個(gè)寄存器添加時(shí)鐘門(mén)控。

4 結(jié)語(yǔ)

本文設(shè)計(jì)了一種通用視頻輸出控制器IP核。針對(duì)控制器的功耗，考慮到時(shí)鐘頻率是動(dòng)態(tài)功耗的重要因子，本文通過(guò)合理劃分時(shí)鐘域以降低部分模塊的工作頻率，并采用門(mén)控時(shí)鐘技術(shù)對(duì)IP核進(jìn)行功耗優(yōu)化。最后的功耗分析結(jié)果表明，針對(duì)時(shí)鐘頻率進(jìn)行前端功耗優(yōu)化可以降低功耗20%以上。此控制器支持VESA標(biāo)準(zhǔn)視頻輸出，支持電視面板LVDS接口，可集成在各種視頻處理專(zhuān)用芯片或SoC中，基于其良好的低功耗特性，尤其適用于移動(dòng)手持設(shè)備的顯示控制。除了針對(duì)時(shí)鐘頻率進(jìn)行功耗優(yōu)化，在后端設(shè)計(jì)時(shí)還可以根據(jù)工藝庫(kù)給整個(gè)IP核添加門(mén)控電源，當(dāng)系統(tǒng)待機(jī)或不需要視頻輸出時(shí)關(guān)閉整個(gè)模塊的電源，從而達(dá)到最大限度降低模塊的功耗。

[1]Synopsys Inc. Synopsys Design Compiler User Guide[M]. Version Z. Mountain View:Synopsys Inc., 2007:307-312.

[2]FLYNN David, AITKEN Robert, GIBBONS Alan, SHI KaiJian. Low Power Methodology Manual For System on Chip Design[M]. 1st Edition. New York: Springer. 2007:304-310.

[3]徐永釗，田祖?zhèn)?，?yáng)若寧，等. SoC門(mén)級(jí)功耗分析方法[J].通信技術(shù),2011,44(02):146-148.

[4]劉成安，孫濤，王銀玲.基于nRF24Z1的短距離無(wú)線音頻傳輸系統(tǒng)設(shè)計(jì)[J].通信技術(shù),2008,41(11):50-53.

[5]孟惠霞，呂書(shū)勇.基于 ARM的 SD卡文件系統(tǒng)設(shè)計(jì)[J].通信技術(shù),2009,42(07):135-150.

[6]CILETTI M D. Advanced Digital Design with the Verilog HDL [M].1st Edition. New York: Prentice Hall, 2002:1008-1015.

[7]ITU-R BT.601-6—2007. Studio Encoding Parameters of Digital Television for Standard 4:3 and Wide-screen 16:9 Aspect Ratios[S].

[8]ITU-R BT.709-5—2002. Parameter Values for HDTV Standards for Production and International Programme Exchange[S].

[9]VESA Standard DMT 1.0—2007. Industry Standards and Guidelines for Computer Display Monitor Timing (DMT)Standard[S].

[10]HUANG Zhijun, ERCEGOVAC M D. High-performace low-power left-to-right array multipiler design[C]. IEEE Transaction on Computers. IEEE Computer Society, 2005: 272-283.

[11]羅旻, 楊波, 高德遠(yuǎn), 等. 寄存器傳輸級(jí)低功耗設(shè)計(jì)方法[J]. 小型微型計(jì)算機(jī)系統(tǒng), 2004, 25（07）：1207-1211.