黃鶴松,畢京鵬,陳電星,薛琳

(1.山東科技大學(xué) 信息與電氣工程學(xué)院,山東 青島 266510;2.兗州礦業(yè)集團(tuán) 東灘煤礦,山東 鄒城 273512)

1 引言

目前,FPGA作為數(shù)字系統(tǒng)設(shè)計(jì)中的核心技術(shù),已經(jīng)越來(lái)越多地應(yīng)用于航空航天、工業(yè)控制、通信等領(lǐng)域,將FPGA引入電動(dòng)機(jī)控制領(lǐng)域也已經(jīng)成為該行業(yè)發(fā)展的重要研究方向。矢量控制對(duì)轉(zhuǎn)速和轉(zhuǎn)矩具有良好的控制特性,速度調(diào)節(jié)精度高,因而成為交流調(diào)速領(lǐng)域中的高性能技術(shù)而得到廣泛應(yīng)用。傳統(tǒng)的矢量控制技術(shù)多采用SPWM的電壓源逆變器,而如果能將其中的逆變器部分采用電壓空間矢量控制技術(shù),通過(guò)對(duì)電壓源逆變器輸出狀態(tài)的控制,可以得到逼近圓形的磁通軌跡。這樣就可以產(chǎn)生恒定的電磁轉(zhuǎn)矩,大大減小電動(dòng)機(jī)的轉(zhuǎn)矩脈動(dòng)和諧波電流。

2 SVPWM原理及實(shí)現(xiàn)

SVPWM(space vector PWM,電壓空間矢量PWM)控制的基本思想為:將逆變器和交流電動(dòng)機(jī)視為一體,用相鄰的2個(gè)有效工作矢量合成期望的輸出矢量,以控制磁鏈軌跡接近于圓形,并以此圓形旋轉(zhuǎn)磁場(chǎng)來(lái)控制逆變器的工作。

由電機(jī)原理[1]可知,三相脈動(dòng)磁動(dòng)勢(shì)合成后產(chǎn)生旋轉(zhuǎn)磁動(dòng)勢(shì),因此,三相定子電壓空間矢量相加的合成空間矢量是一個(gè)旋轉(zhuǎn)空間矢量,其幅值不變,是相電壓幅值的3/2倍。電源頻率不變時(shí)以電源角頻率 ω1為電氣角速度做恒速旋轉(zhuǎn)。

當(dāng)定子合成磁鏈 ΨM一定時(shí),us的大小與ω1成正比,方向則與 Ψs正交,即沿磁鏈圓的切線方向[2]。因此,電動(dòng)機(jī)旋轉(zhuǎn)磁場(chǎng)的軌跡問(wèn)題可轉(zhuǎn)化為電壓空間矢量的運(yùn)動(dòng)軌跡問(wèn)題。在常規(guī)的6拍階梯波逆變器中,基本電壓空間矢量與定子磁鏈軌跡的關(guān)系如圖1所示。

圖1 基本電壓空間矢量及定子磁鏈軌跡Fig.1 Basic voltage space vectors and the stator flux trajectory

按6個(gè)有效工作矢量將電壓矢量空間分為對(duì)稱(chēng)的6個(gè)扇區(qū),當(dāng)期望的輸出電壓矢量落在某個(gè)扇區(qū)時(shí),就用該扇區(qū)的兩條邊等效合成。這里以期望輸出矢量us落在u1和u2組成的扇區(qū)為例,來(lái)分析電壓空間矢量PWM的基本工作原理。在一個(gè)開(kāi)關(guān)周期中,的作用時(shí)間為t1,u2的作用時(shí)間為t2,由文獻(xiàn)[3]可得

其中,θ為期望輸出電壓矢量與扇區(qū)起始邊的夾角,2個(gè)基本矢量作用之和應(yīng)滿(mǎn)足:

T0與t1和t2之間的間隙時(shí)間可用零矢量u0和u7來(lái)填補(bǔ),且其作用時(shí)間為=--。正是零矢量的插入,有效地解決了定子磁鏈?zhǔn)噶糠蹬c旋轉(zhuǎn)速度的矛盾,變壓的同時(shí)實(shí)現(xiàn)了變頻,從而保證磁通恒定。

由以上分析可知,當(dāng)六邊形的每條邊分別由多個(gè)磁鏈增量合成時(shí),磁鏈軌跡將趨近于圓形。而采用不同電壓空間矢量在不同時(shí)間作用下的線性組合就可得到所需相位的磁鏈增量,如圖2所示。

圖2中對(duì)每個(gè)扇區(qū)進(jìn)行了4等分,在每個(gè)小區(qū)間內(nèi),定子磁鏈的增量為Δ(k)=(k)。由于(k)為非基本電壓矢量,需用相鄰的兩個(gè)基本矢量合成。例如,us(1)可用u6和u1合成,并按照開(kāi)關(guān)最小原則,得到ΔΨs(1)的運(yùn)動(dòng)軌跡由以下7步來(lái)完成

,其中t0為零矢量作用時(shí)間,這段時(shí)間內(nèi)磁鏈停止不動(dòng),在有效矢量作用時(shí)間內(nèi)沿基本電壓矢量運(yùn)動(dòng),故磁鏈的實(shí)際軌跡為Δ(1)區(qū)間內(nèi)的折線段。

之所以采用這種合成方法是因?yàn)橄到y(tǒng)工作在低頻時(shí),換向周期較長(zhǎng),而每個(gè)周期內(nèi)基本矢量的作用時(shí)間不變,也就是說(shuō)零矢量的作用時(shí)間隨換向周期增大。于是將一個(gè)周期中的零矢量分開(kāi)成幾個(gè)零矢量,再把它們均勻地插入到基本矢量中去,這樣可有效地減小低速轉(zhuǎn)矩脈動(dòng)。通過(guò)插入零矢量,改變了有效作用時(shí)間所占換向周期的比例,從而在改變頻率的同時(shí)改變了電壓,保證磁通恒定。

圖2 磁鏈軌跡細(xì)分圖Fig.2 The subdivision graph of flux path

3 系統(tǒng)整體結(jié)構(gòu)

系統(tǒng)整體結(jié)構(gòu)圖如圖3所示。系統(tǒng)由主電路、驅(qū)動(dòng)電路、信號(hào)采集與保護(hù)電路、人機(jī)接口電路等幾部分構(gòu)成。

圖3 系統(tǒng)整體結(jié)構(gòu)Fig.3 The overall structure of the system

主電路由整流部分、PWM逆變部分和中間直流環(huán)節(jié)3部分組成。整流部分由二極管將工頻交流電壓變換為直流電壓;直流環(huán)節(jié)采用電容濾波,并提供電壓檢測(cè)信號(hào);逆變部分由全控開(kāi)關(guān)器件IGBT組成三相橋式逆變器,將直流電壓逆變?yōu)楫惒诫妱?dòng)機(jī)所需的三相交流電壓。

人機(jī)接口包括鍵盤(pán)與顯示部分,主要完成參數(shù)的設(shè)定,顯示系統(tǒng)的運(yùn)行狀態(tài)。故障分析電路部分,電壓、電流等模擬量信號(hào)通過(guò)進(jìn)入FPGA的A/D輸入端口,轉(zhuǎn)換成數(shù)字量并經(jīng)處理后,產(chǎn)生與給定量對(duì)應(yīng)的控制信號(hào),輸出至驅(qū)動(dòng)電路。當(dāng)系統(tǒng)運(yùn)行狀態(tài)發(fā)生異常,如過(guò)熱、過(guò)流時(shí),可通過(guò)保護(hù)電路切斷系統(tǒng)輸出,防止事故發(fā)生。

4 硬件設(shè)計(jì)

控制核心采用Actel Fusion系列ASF600,它是混合信號(hào)FPGA器件,將可配置的模擬器件、大容量Flash Memory、全面的時(shí)鐘生成和管理電路以及高性能可編程內(nèi)核集成在單個(gè)芯片中,因此可簡(jiǎn)化系統(tǒng)的設(shè)計(jì)[4]。目前對(duì)電動(dòng)機(jī)的控制要求是高效率和低功耗,以便在不損失性能的前提下使電動(dòng)機(jī)運(yùn)作更為持久。針對(duì)這些特點(diǎn),Fusion系列FPGA體現(xiàn)出了其獨(dú)特的優(yōu)勢(shì),主要有以下幾個(gè)方面:1)具有可定制的脈寬輸出模塊,通過(guò)利用內(nèi)部的鎖相環(huán)和時(shí)鐘電路可實(shí)現(xiàn)更精細(xì)的頻率控制;2)與軟件實(shí)現(xiàn)方法比較,控制環(huán)路響應(yīng)更快,并能降低電流紋波和噪聲;3)通過(guò)設(shè)置內(nèi)部模擬量的閾值標(biāo)志能夠輕易實(shí)現(xiàn)對(duì)電動(dòng)機(jī)的過(guò)流、過(guò)壓等保護(hù);4)片上Flash存儲(chǔ)器可以保存系統(tǒng)參數(shù),提供快速的查表訪問(wèn),以便迅速地啟動(dòng)電動(dòng)機(jī)并使其高效運(yùn)轉(zhuǎn)。

設(shè)計(jì)的FPGA內(nèi)部的功能電路如圖4所示。時(shí)鐘生成電路用于將外部時(shí)鐘信號(hào)經(jīng)倍頻或分頻后提供給各功能電路;按鍵識(shí)別電路提取外部按鍵信號(hào)并進(jìn)行消抖處理;A/D轉(zhuǎn)換電路采用FPGA內(nèi)部的模擬量模塊實(shí)現(xiàn),用于采集電壓、電流、溫度等模擬信號(hào)。主控制電路根據(jù)按鍵的設(shè)置控制液晶顯示電路進(jìn)行相應(yīng)菜單的顯示,并通過(guò)查找存儲(chǔ)在FlashMemory中的時(shí)間數(shù)據(jù),將其傳送到SPWM波生成電路,輸出控制信號(hào)。當(dāng)模擬量超過(guò)閾值時(shí),控制電路則封鎖輸出,并顯示出故障信息。

逆變電路部分采用三菱公司的IPM智能功率模塊PS21564[5],它采用第 5代低功耗IGBT管芯,具有完整的功率輸出電路,可直接連接負(fù)載;內(nèi)置柵極驅(qū)動(dòng)電路,可實(shí)現(xiàn)短路保護(hù)和驅(qū)動(dòng)電壓欠壓保護(hù);與T TL電平兼容;無(wú)需外加驅(qū)動(dòng)電路,并具有高電流密度、低飽和電壓和高耐壓等優(yōu)點(diǎn),其輸出功率可驅(qū)動(dòng)750 W電機(jī)。IPM模塊控制原理如圖5所示。

圖4 FPGA內(nèi)部電路圖Fig.4 T he internal circuit of FPGA

圖5 逆變電路原理圖Fig.5 The inverter circuit diag ram

PS21564內(nèi)部含4個(gè)IGBT驅(qū)動(dòng)模塊,其中位于上橋的3個(gè)IGBT各一個(gè)驅(qū)動(dòng)模塊,位于下橋的3個(gè)IGBT共用一個(gè)驅(qū)動(dòng)模塊。VUFB和VUFS分別為U組驅(qū)動(dòng)電源正極和地,通過(guò)外部的二極管及電容構(gòu)成自舉電路。VP1為上橋控制電源正極,VN1為下橋控制電源正極。CIN為電流取樣輸入,為 IPM模塊過(guò)流保護(hù)提供參考值。CFO和FO分別為故障延時(shí)設(shè)置和故障輸出(低有效)。UP為U組上橋信號(hào)輸入,UN為U組下橋信號(hào)輸入,可直接與FPGA的I/O口進(jìn)行連接。P和N為直流側(cè)母線電壓,U,V,W為三相輸出,直接連接電動(dòng)機(jī)。

5 軟件實(shí)現(xiàn)

根據(jù)系統(tǒng)設(shè)計(jì)方案,軟件設(shè)計(jì)分為4部分:按鍵識(shí)別模塊、液晶顯示模塊、SVPWM實(shí)現(xiàn)模塊以及監(jiān)控與保護(hù)模塊,采用Verilog HDL語(yǔ)言進(jìn)行編寫(xiě)[6]。

5.1 按鍵識(shí)別模塊

針對(duì)異步電動(dòng)機(jī)變頻調(diào)速的實(shí)施方案,需要設(shè)置電機(jī)頻率和進(jìn)行電壓補(bǔ)償,根據(jù)實(shí)際情況,選擇電動(dòng)機(jī)頻率設(shè)置范圍為0～100 Hz,設(shè)置精度為0.5 Hz,定子電壓補(bǔ)償比例為:2%,5%,8%,10%4種。

5.2 液晶顯示模塊

液晶顯示部分完成對(duì)系統(tǒng)當(dāng)前的工作狀態(tài)和被設(shè)置的參數(shù)進(jìn)行實(shí)時(shí)顯示,設(shè)計(jì)采用的顯示模塊為L(zhǎng)CD1602。根據(jù)系統(tǒng)操作流程,本設(shè)計(jì)設(shè)置了5種工作狀態(tài),分別為:系統(tǒng)初始化狀態(tài)、設(shè)置頻率狀態(tài)、設(shè)置電壓補(bǔ)償比例狀態(tài)、系統(tǒng)輸出SVPWM波狀態(tài)和故障顯示狀態(tài)。

5.3 SVPWM實(shí)現(xiàn)模塊

變頻控制分為基頻以下與基頻以上兩部分。基頻以下保證Us/f1=常量,并帶一定的定子電壓補(bǔ)償;基頻以上保證電壓恒定,為弱磁調(diào)速。

根據(jù)正多邊形電壓空間矢量的合成原理,位置參數(shù)θ為在每個(gè)扇區(qū)內(nèi)當(dāng)前矢量(即期望矢量)與起始矢量的夾角,對(duì)于圓形磁場(chǎng)來(lái)說(shuō),這個(gè)角度為0°～360°內(nèi)連續(xù)變化的數(shù)值。設(shè)計(jì)中采用的為24邊形空間旋轉(zhuǎn)磁場(chǎng)法,也就是將原來(lái)的6大扇區(qū)的每個(gè)扇區(qū)都均分為4個(gè)小扇區(qū),在每個(gè)小扇區(qū)內(nèi),由于起矢量、終矢量和期望矢量的方向均固定,因此,這個(gè)角度θ也是固定的。根據(jù)如圖6所示的幾何關(guān)系可以得出,θ的取值分別為:7.5°,22.5°,37.5°和 52.5°。將位置參數(shù) θ的 4 種取值代入式(1)和式(2),即可得到各種時(shí)間值,將時(shí)間值離線存儲(chǔ)到Flash Memory中,輸出信號(hào)時(shí),只需進(jìn)行簡(jiǎn)單查表即可產(chǎn)生所需要的波形。

圖6 第1大扇區(qū)內(nèi)位置參數(shù)示意圖Fig.6 The location parameters of the first sector

模塊仿真結(jié)果如圖7所示,為期望輸出50.0 Hz的PWM波。由圖7可見(jiàn)輸出的波形周期(2個(gè)指針之間)≈19.96 ms,對(duì)應(yīng)的周期為≈50.085 Hz,誤差為0.17%。

5.4 監(jiān)控與保護(hù)模塊

根據(jù)信號(hào)保護(hù)與采集電路的設(shè)計(jì),本系統(tǒng)將電壓、電流、溫度等檢測(cè)信號(hào)經(jīng)分壓、濾波等變換后,進(jìn)入FPGA的A/D輸入口,作為故障輸出與保護(hù)的依據(jù)。監(jiān)控及保護(hù)模塊的實(shí)現(xiàn),充分利用了Fusion器件內(nèi)部的模擬模塊的監(jiān)控機(jī)制。設(shè)計(jì)中進(jìn)行了兩路信號(hào)的檢測(cè):一是驅(qū)動(dòng)芯片溫度檢測(cè),當(dāng)溫度高于 60°時(shí)報(bào)警;二是電壓檢測(cè),當(dāng)直流側(cè)電壓低于180 V時(shí)報(bào)警。同時(shí),為了安全起見(jiàn),本設(shè)計(jì)采用故障后封鎖輸出的措施,在出現(xiàn)任何警告時(shí),都將系統(tǒng)立即恢復(fù)初始化狀態(tài),并發(fā)出報(bào)警指示信號(hào)。

圖7 SVPWM模塊仿真結(jié)果Fig.7 The simulation results of SVPWM module

6 實(shí)驗(yàn)分析

接入異步電機(jī)(參數(shù)為:=250 W,=220/380 V,fN=50 Hz,IN=1.4/0.83 A,nN=1400 r/min),并使其空載運(yùn)行,測(cè)量7組轉(zhuǎn)速數(shù)據(jù)如表1所示,繪出頻率與對(duì)應(yīng)轉(zhuǎn)速曲線如圖8所示。

表1 轉(zhuǎn)速測(cè)試數(shù)據(jù)Tab.1 The test data of speed

圖8 轉(zhuǎn)速-頻率曲線Fig.8 The curve of speed-frequency

由圖8可以看出,轉(zhuǎn)速與頻率基本成線性關(guān)系。由電機(jī)銘牌數(shù)據(jù)可得出電機(jī)同步轉(zhuǎn)速為1500 r/min,極對(duì)數(shù)為2。由實(shí)驗(yàn)數(shù)據(jù)可看出電機(jī)空載時(shí)轉(zhuǎn)差率約為1/150,由此可得出空載時(shí)電機(jī)轉(zhuǎn)速與頻率的關(guān)系式為n=29.8f。將測(cè)得的實(shí)際值與理論值進(jìn)行比較,可看出速度偏差只在低頻時(shí)較大,但也在5%以?xún)?nèi),頻率在30 Hz以上時(shí)偏差則均在1%以?xún)?nèi),因此系統(tǒng)控制精度較高。

7 結(jié)論

本設(shè)計(jì)以Actel Fusion系列FPGA為數(shù)字系統(tǒng)的控制核心,以異步電動(dòng)機(jī)的穩(wěn)態(tài)模型為數(shù)學(xué)模型,采用轉(zhuǎn)速開(kāi)環(huán)恒壓頻比方法進(jìn)行控制,并運(yùn)用空間矢量PWM算法實(shí)現(xiàn)變頻調(diào)速。軟件的編寫(xiě)使用Verilog HDL語(yǔ)言,在算法的實(shí)現(xiàn)上,采用計(jì)算與查詢(xún)相結(jié)合的方法,充分利用了FPGA內(nèi)部的Flash Memory,以減少算法對(duì)邏輯內(nèi)核的使用,并發(fā)揮了其優(yōu)秀的硬件執(zhí)行速度。從實(shí)驗(yàn)分析可以看出,本設(shè)計(jì)的基本技術(shù)指標(biāo)較好,如輸出頻率的偏差小、頻率調(diào)節(jié)精度高等,實(shí)現(xiàn)了簡(jiǎn)易的變頻調(diào)速功能。

[1] 顧繩谷.電機(jī)及拖動(dòng)基礎(chǔ)[M].北京:機(jī)械工業(yè)出版社,2006.

[2] 阮毅,陳維鈞.運(yùn)動(dòng)控制系統(tǒng)[M].北京:清華大學(xué)出版社,2006.

[3] 陳伯時(shí).電力拖動(dòng)自動(dòng)控制系統(tǒng)[M].北京:機(jī)械工業(yè)出版社,1992.

[4] 周立功.Actel FPGA原理與應(yīng)用——基于Fusion系列[M].廣州:廣州致遠(yuǎn)電子有限公司,2007.

[5] Mitsubishi Semiconductor.PS21564-P Data M anual[Z].Mitsubishi Electric,2005.

[6] 袁俊泉,孫敏琪,曹瑞.Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)及其應(yīng)用[M].西安:西安電子科技大學(xué)出版社,2002.

修改稿日期:2010-09-16