謝少毅，張曉發(fā)，袁乃昌，薛備

（國防科技大學(xué)電子科學(xué)與工程學(xué)院，湖南長沙410073）

抗誘騙性是反輻射導(dǎo)彈的一個重要指標(biāo)，而反輻射導(dǎo)彈抗誘騙性的測量也是導(dǎo)彈測試系統(tǒng)的一個重要項(xiàng)目。本文在傳統(tǒng)的反輻射導(dǎo)彈抗誘騙性測試系統(tǒng)中，結(jié)合當(dāng)前流行的觸摸屏技術(shù)，將嵌入式系統(tǒng)引入到反輻射導(dǎo)彈測試系統(tǒng)當(dāng)中，為系統(tǒng)的使用帶來全新體驗(yàn)。同時，為將觸摸屏技術(shù)完美的與測試系統(tǒng)結(jié)合，又需要對雷達(dá)模擬信號源進(jìn)行數(shù)字化改造。在以上的背景下，本文設(shè)計了一款基于ARM+FPGA平臺的反輻射導(dǎo)彈抗誘騙性測試系統(tǒng)界面，并做出實(shí)際電路，經(jīng)使用，測試系統(tǒng)運(yùn)行正常，各項(xiàng)參數(shù)達(dá)到要求，人機(jī)界面操作方便，簡單可靠，反應(yīng)迅速。

1 設(shè)計過程

1.1 整機(jī)構(gòu)成

整個測試系統(tǒng)包括雷達(dá)模擬信號源，被測導(dǎo)彈，天線3部分組成。雷達(dá)模擬信號源由以下3部分組成：人機(jī)交互界面，數(shù)字控制及數(shù)字視頻信號產(chǎn)生和模擬電路部分。人機(jī)交互界面在廣州友善之臂計算機(jī)科技有限公司生產(chǎn)的mini2440嵌入式開發(fā)平臺[1]上開發(fā)完成；數(shù)字控制信號及視頻信號由Spartan Xc3s400產(chǎn)生；模擬電路部分包括數(shù)字可調(diào)鎖相環(huán)，混頻器，數(shù)字衰減器等部分構(gòu)成。

本次開發(fā)的GUI程序及數(shù)字平臺是測試系統(tǒng)中的雷達(dá)模擬信號源部分中的前兩部分。根據(jù)實(shí)際的反輻射導(dǎo)彈抗誘騙性測試的要求，本文實(shí)現(xiàn)了具有圖形接口界面的測試控制平臺，具有界面美觀，交互性強(qiáng)等特點(diǎn)。

1.2 硬件平臺

硬件平臺分兩部分，一部分是以ARM為主的mini2440開發(fā)板，用于實(shí)現(xiàn)觸摸屏人機(jī)界面；一部分是以FPGA為主的數(shù)字控制及視頻信號產(chǎn)生功能模塊。ARM開發(fā)板采用Samsung公司的S3C2440A[2]微處理器，S3C2440A是基于ARM9的32位RISC型CPU，主頻采用400 MHz，安裝Wince6.0操作系統(tǒng)及測試系統(tǒng)界面軟件，LCD采用分辨率為800x480的7”觸摸屏，開發(fā)板上還有其它常用外圍設(shè)備；XC3s400[3]是Xilinx公司的Spartan3系列的現(xiàn)場可編程門陣列，擁有40萬門電路構(gòu)成，其中有8 064個邏輯單元。FPGA功能模塊上的串口RS232電平轉(zhuǎn)換芯片采用的是Sipex公司的SP3223[4]，該芯片可以工作在+3.0～+5.5 V的電壓范圍，外圍器件僅需四個0.1 μF的電容即可正常工作，方便快捷，穩(wěn)定可靠。硬件邏輯結(jié)構(gòu)如圖1所示。

圖1 硬件邏輯結(jié)構(gòu)Fig.1Hardware logic structure

1.3 軟件結(jié)構(gòu)

軟件平臺采用Wince 6.0操作系統(tǒng)，圖形界面采用MFC智能設(shè)備應(yīng)用程序[5]，并安裝mini2440開發(fā)板帶有的wince6.0的sdk，在Visual studio 2008環(huán)境下進(jìn)行交叉編譯開發(fā)，最后通過Windows Mobile 6.1進(jìn)行在線程序調(diào)試。

由于本文中ARM系統(tǒng)采用的是友善之臂提供的mini2440開發(fā)板因此開發(fā)過程大大得到簡化，開發(fā)步驟主要包括：FPGA模塊電路板設(shè)計與制作，F(xiàn)PGA設(shè)計開發(fā)；配置VS2008開發(fā)環(huán)境，GUI應(yīng)用程序設(shè)計；ARM板與FPGA板聯(lián)調(diào)。

2 測試系統(tǒng)GUI設(shè)計與實(shí)現(xiàn)

根據(jù)反輻射導(dǎo)彈抗誘騙性測試系統(tǒng)的功能要求，GUI應(yīng)包含一下幾個可選項(xiàng)：1）雷達(dá)信號載波頻率；2）雷達(dá)信號，誘餌信號1，誘餌信號2脈沖寬度；3）雷達(dá)信號誘餌信號功率比；4）重頻PRF；5）雷達(dá)信號誘餌信號相位關(guān)系；6）雷達(dá)誘餌信號通道開關(guān)；7）是否相參，是否閃爍；8）小鍵盤，方便用戶輸入?yún)?shù)。

MFC提供了豐富的窗口控件，這里主要用到了對話框，Button按鈕控件，Check Box單選框控件，Image圖像控件，Static Text靜態(tài)文本控件，Edit Control等等。在VS2008中交叉編譯通過后，通過windows Mobile6.1連接開發(fā)板，進(jìn)行在線的調(diào)試，調(diào)試成功后就可以直接拷到mini2440的flash上。運(yùn)行結(jié)果如圖2所示。

圖2 圖形化界面Fig.2GUI interface

當(dāng)用戶觸碰需要點(diǎn)擊的文本框時，就會彈出一個方便用戶輸入的小鍵盤界面。

用戶將參數(shù)輸完后，點(diǎn)擊設(shè)置鍵，此時mini2440通過串口將信息發(fā)送給FPGA。為同步數(shù)據(jù)，將每個數(shù)據(jù)包的開頭加入起始位，用來進(jìn)行同步。數(shù)據(jù)包如圖3所示。

3 FPGA模塊設(shè)計

此部分是整個系統(tǒng)的中樞，用于將用戶命令轉(zhuǎn)換為控制信號來控制各個器件的工作狀態(tài)，其中被控器件包括數(shù)字鎖相環(huán)，數(shù)字衰減器，F(xiàn)PGA[6]同時產(chǎn)生視頻信號。

FPGA內(nèi)部主要包含有3個模塊，內(nèi)部結(jié)構(gòu)框圖如圖4所示。

圖3 數(shù)據(jù)包格式Fig.3Data package format

圖4 FPGA設(shè)計框圖Fig.4Architecture of FPGA design

在串口模塊中，主要分為3大部分，串口底層模塊，包頭檢測，數(shù)據(jù)存儲。其中串口底層模塊設(shè)計框圖[7]如圖5所示。

圖5 串口模塊框圖Fig.5Block diagram of UART module

外圍器件SP3223將RS232電平轉(zhuǎn)換為CMOS電平并通過Rx傳給FPGA。當(dāng)使能有效時，UART模塊首先檢測起始位，如果有效，則屏蔽信號監(jiān)測器，由UART內(nèi)核按波特率時鐘對八位數(shù)據(jù)位進(jìn)行同步接收，并判斷最后一位終止位是否為‘1’，如果滿足要求，則將此幀數(shù)據(jù)放到數(shù)據(jù)總線上，并給狀態(tài)信號上置10個時鐘周期的高電平。讀完九個數(shù)據(jù)后，重新使能信號監(jiān)測器等待下幀數(shù)據(jù)。本系統(tǒng)中波特率設(shè)為19 200，全局時鐘為50 MHz，分頻器分頻系數(shù)用以下公式計算divide=freq/baudrate≈2 604。

當(dāng)串口模塊處理完一包數(shù)據(jù)之后，將數(shù)據(jù)包以數(shù)組的形式傳給操作模塊，并使能操作模塊。操作模塊進(jìn)行數(shù)據(jù)包解碼，將數(shù)據(jù)包拆包，將數(shù)據(jù)分別傳給視頻信號產(chǎn)生器和相應(yīng)IO端口。

由于三路視頻信號之間存在相位關(guān)系，因此以第一路雷達(dá)信號為基準(zhǔn)，設(shè)定一個較大的統(tǒng)一延時量，在此基礎(chǔ)上進(jìn)行加減，即為各路視頻信號的相位信息。這種方法簡單高效。

4 系統(tǒng)測試結(jié)果

反輻射導(dǎo)彈抗誘騙信號模擬器整機(jī)實(shí)物圖及觸摸屏控制面板如圖6所示。

圖6 模擬信號源機(jī)箱面板Fig.6Front panel of simulating signal generator

對于不同的參數(shù)設(shè)置，三路信號典型輸出波形的測試結(jié)果如圖7所示，其中從上到下的通道依次為雷達(dá)，誘餌1，誘餌2三個通道。

圖7 典型輸出信號波形Fig.7Typical output waveform

在實(shí)際使用當(dāng)中，本GUI運(yùn)行正常，操作界面簡單易懂，實(shí)際操作中，反應(yīng)速度迅速，沒有遲滯感，在點(diǎn)擊輸入框時出現(xiàn)的小鍵盤，按鍵面積大，對輸入數(shù)據(jù)有很大幫助，使用過程中，也沒有出現(xiàn)誤操作。圖7是在不同脈寬，不同相位，不同功率的情況下信號源所產(chǎn)生的結(jié)果，由數(shù)字示波器采樣得到的，測試結(jié)果與設(shè)置符合一致，達(dá)到了設(shè)計要求。

5 結(jié)論

本文是在原有的反輻射導(dǎo)彈抗誘騙測試系統(tǒng)上，引入觸摸屏技術(shù)，按照測試系統(tǒng)實(shí)際應(yīng)用要求設(shè)計操作界面，簡潔高效，操作方式新穎；在雷達(dá)模擬源部分采用數(shù)字化本振源，用FPGA作為源的控制器及視頻信號的產(chǎn)生器，使得界面與系統(tǒng)有機(jī)結(jié)合，同時系統(tǒng)設(shè)計也更加靈活，可靠。最后通過調(diào)試安裝，系統(tǒng)成功應(yīng)用于反輻射導(dǎo)彈的測試系統(tǒng)中，為反輻射導(dǎo)彈性能的測試提供了便利。

[1]友善之臂計算科技有限公司.Mini2440用戶手冊[EB/OL].2010.[2010-10-10].http://www.arm9.net/.

[2]Samsung Electronics Co.Ltd.User’s manual S3C2440x[EB/OL].2004.[2010-10-10].http://www.embedinfo.com/english/download/s3c2440.pdf.

[3]Sipex.SP3223/3243 Datasheet[EB/OL].2003.[2010-10-10].http://www.datasheet5.comproduct_SP3232_9c63cc061043624a.html

[4]Xilinx.Spartan-3 FPGA Family:Complete Data Sheet[EB/OL].2004.[2010-10-10].http://www.xilinx.com/support.

[5]Horton I，Visual C++2005入門經(jīng)典[M].李頌華，康會光譯.北京：清華大學(xué)出版社，2007:609-804.

[6]吳子豪，王喬，梁莉.基于雙NIOSⅡ核FPGA勵磁控制系統(tǒng)的研究與設(shè)計[J].陜西電力，2008,36（12）：52-55.WU Zi-hao，WANG Qiao，LIANG Li.Research and design on excitation control system based on FPGA of double NIOSⅡCPU[J].Shaanxi Electric Power，2008，36（12）：52-55.

[7]張洪潤，張亞凡，等.FPGA/CPLD應(yīng)用設(shè)計200例[M].北京：北京航空航天大學(xué)出版社，2009:382-390.