陳 東

(中國電子科技集團(tuán)公司第三十研究所，四川 成都 610041)

0 引言

網(wǎng)關(guān)是為了滿足不同網(wǎng)絡(luò)之間通信的設(shè)備，由于不同網(wǎng)絡(luò)使用不同的協(xié)議，為了讓兩個(gè)使用不同協(xié)議的網(wǎng)絡(luò)能夠正常通信，就需要進(jìn)行協(xié)議轉(zhuǎn)換。目前，隨著因特網(wǎng)的蓬勃發(fā)展，電信業(yè)正處于從現(xiàn)有網(wǎng)絡(luò)向下一代網(wǎng)絡(luò)(NGN) 演變的巨大變革之中，NGN 泛指以 IP 為中心，可以支持語音、數(shù)據(jù)和多媒體業(yè)務(wù)的融合或部分融合的全業(yè)務(wù)網(wǎng)絡(luò)。NGN體系采用開放的網(wǎng)絡(luò)架構(gòu)，將傳統(tǒng)交換機(jī)的功能模塊分離成獨(dú)立的網(wǎng)絡(luò)構(gòu)件，各個(gè)構(gòu)件可按相應(yīng)的功能劃分，各個(gè)獨(dú)立發(fā)展[1]。媒體網(wǎng)關(guān)是將一種網(wǎng)絡(luò)中的媒體格式轉(zhuǎn)換成另一種網(wǎng)絡(luò)所要求的媒體格式的設(shè)備，媒體網(wǎng)關(guān)在NGN 中扮演著重要的角色，許多業(yè)務(wù)都需要媒體網(wǎng)關(guān)進(jìn)行數(shù)據(jù)轉(zhuǎn)換和接入實(shí)現(xiàn)。

1 媒體網(wǎng)關(guān)介紹

媒體網(wǎng)關(guān)位于軟交換網(wǎng)絡(luò)的媒體接入層，它將一種網(wǎng)絡(luò)中的媒體轉(zhuǎn)換成另一種網(wǎng)絡(luò)所要求的媒體格式。根據(jù)媒體網(wǎng)關(guān)設(shè)備在網(wǎng)絡(luò)中的位置，可以將其分為中繼媒體網(wǎng)關(guān)、接入媒體網(wǎng)關(guān)、綜合接入設(shè)備和綜合接入網(wǎng)關(guān)[2]。IP中繼媒體網(wǎng)關(guān)位于 IP 網(wǎng)絡(luò)和 PSTN (個(gè)人電話交換網(wǎng))網(wǎng)絡(luò)之間，業(yè)務(wù)流通過電路交換機(jī)的中繼電路進(jìn)入或離開媒體網(wǎng)關(guān)，經(jīng)其進(jìn)行媒體格式轉(zhuǎn)換后在IP 網(wǎng)中進(jìn)行傳送[3]。此媒體網(wǎng)關(guān)是中繼媒體網(wǎng)關(guān)中的一種，為保證語音通話質(zhì)量帶內(nèi)數(shù)據(jù)等傳輸質(zhì)量，在業(yè)務(wù)由 PSTN交換網(wǎng)向 IP網(wǎng)中過渡中，不需要進(jìn)行媒體編碼轉(zhuǎn)換，媒體網(wǎng)關(guān)的設(shè)計(jì)和實(shí)現(xiàn)就可完全基于FPGA進(jìn)行，所以，其具有相當(dāng)?shù)脑O(shè)計(jì)靈活性與可移植性。

2 媒體網(wǎng)關(guān)的設(shè)計(jì)

2.1 系統(tǒng)設(shè)計(jì)

媒體網(wǎng)關(guān)附屬于路由交換機(jī)，是路由交換機(jī)的接入與傳輸層，也是PSTN網(wǎng)落側(cè)的媒體流與軟交換網(wǎng)絡(luò)側(cè)IP數(shù)據(jù)包的雙向終結(jié)點(diǎn)。其業(yè)務(wù)的互通流程需接受網(wǎng)關(guān)控制器的控制，才能完成每次語音和數(shù)據(jù)互通。其控制連接關(guān)系如圖 1所示。

圖1 系統(tǒng)架構(gòu)和連接關(guān)系

2.2 網(wǎng)關(guān)硬件設(shè)計(jì)

（1）中繼容量

為提高接入能力，節(jié)約寶貴的槽位資源，單個(gè)媒體網(wǎng)關(guān)卡設(shè)計(jì)為8個(gè)E1接口，共處理240路話音/ 傳真/ 數(shù)據(jù)。單個(gè)機(jī)箱最多可以配置大約12 塊網(wǎng)關(guān)卡。

（2） 板卡設(shè)計(jì)介紹

E1 網(wǎng)關(guān)板主要由多路E1 接口電路、千兆以太網(wǎng)接口電路、通信MIPS處理器和Xilinx公司FPGA Vietex-5系列中的155T組成。E1接口電路實(shí)現(xiàn)時(shí)鐘恢復(fù)、數(shù)據(jù)提取、HDB3編解碼、去抖動(dòng)以及近遠(yuǎn)端環(huán)回功能；以太網(wǎng)接口電路實(shí)現(xiàn)千兆光接口與電接口自動(dòng)檢測，以及電接口的100 M/1 000 M自適應(yīng)連接等，通過SGMII接口與FPGA互聯(lián)，由FPGA提供千百兆MAC；處理器主要實(shí)現(xiàn)板卡管理、信令轉(zhuǎn)換與處理和資源控制等功能；FPGA包含了上行數(shù)據(jù)處理部分、下行數(shù)據(jù)處理部分和與處理器接口部分，各部分的主要功能有：實(shí)現(xiàn)中繼信令提取與發(fā)送、語音組包與解包、靜音檢測與回鈴音的生成和發(fā)送、查表等。設(shè)計(jì)示意如圖2所示。

圖2 板卡設(shè)計(jì)示意

2.3 網(wǎng)關(guān)軟件（含信令網(wǎng)關(guān)）設(shè)計(jì)

媒體網(wǎng)關(guān)軟件接受媒體網(wǎng)關(guān)控制器的控制命令,按要求控制硬件完成事件生成；向媒體網(wǎng)關(guān)控制器報(bào)告相應(yīng)的數(shù)據(jù)和資料。在局域網(wǎng)出口側(cè)與局域網(wǎng)相連,發(fā)送或接收與媒體網(wǎng)關(guān)控制器之間的信令、協(xié)議和媒體控制消息；在媒體網(wǎng)關(guān)內(nèi)部與硬件接口模塊相連,完成對(duì)硬件的控制。

媒體網(wǎng)關(guān)軟件分布于板卡的處理器中，采用分布式負(fù)荷分擔(dān)的機(jī)制，提高整機(jī)的軟件處理效率。從功能模塊劃分大致可分為：操作系統(tǒng)軟件模塊、底層驅(qū)動(dòng)軟件模塊、IP 適配軟件模塊、網(wǎng)關(guān)管理軟件模塊、信令處理模塊、信令傳輸控制軟件模塊和業(yè)務(wù)表項(xiàng)管理模塊，如圖3所示。

圖3 媒體網(wǎng)關(guān)軟件設(shè)計(jì)

操作系統(tǒng)軟件模塊：媒體網(wǎng)關(guān)的操作系統(tǒng)采用Vxworks實(shí)時(shí)操作系統(tǒng)，Vxworks是美國Windriver 公司的先占式實(shí)時(shí)操作系統(tǒng)，具有豐富的BSP支持，并提供配套的Tornado 開發(fā)平臺(tái)，以其穩(wěn)定性和高效性，占有商用實(shí)時(shí)嵌入式操作系統(tǒng)得主導(dǎo)地位[4]。

雙擁辦是該區(qū)對(duì)口解決退役軍人問題的部門之一。這些年一起走過的風(fēng)風(fēng)雨雨，讓這些退伍老兵已經(jīng)把這里當(dāng)成了“娘家”，一有空就前來扎堆，互訴衷腸，互相鼓勵(lì)。他們對(duì)杏花嶺區(qū)為他們千方百計(jì)排憂解難的做法非常認(rèn)可，對(duì)王業(yè)發(fā)這樣肯撲下身子實(shí)干、能不畏艱難敢于擔(dān)當(dāng)?shù)母刹亢苁菤J佩。王業(yè)發(fā)得到了部隊(duì)官兵、家屬、復(fù)退轉(zhuǎn)軍人、軍烈屬和社會(huì)各界的廣泛贊譽(yù)。

底層驅(qū)動(dòng)軟件模塊：完成各硬件板卡處理器和各種功能芯片的初始化、管理和控制，并實(shí)現(xiàn)與上層軟件的接口。

IP適配軟件模塊：實(shí)現(xiàn)TCP/ IP 協(xié)議和UDP/ IP 協(xié)議,完成信令消息和接入業(yè)務(wù)與IP 網(wǎng)之間的格式轉(zhuǎn)換。

網(wǎng)關(guān)管理軟件模塊：負(fù)責(zé)對(duì)網(wǎng)關(guān)的維護(hù)管理，主要網(wǎng)關(guān)參數(shù)配置、狀態(tài)監(jiān)測、對(duì)路由和鏈路狀態(tài)的管理、對(duì)各接口是否正常的檢測和管理等。

信令處理模塊（信令網(wǎng)關(guān)）：從硬件線路上接收信令消息單元或向硬件線路發(fā)送信令消息單元，完成信令消息的適配處理，并對(duì)收到的信令消息進(jìn)行預(yù)處理。

信令傳輸控制軟件模塊：完成PSTN 信令在IP 網(wǎng)可靠傳輸，使用確認(rèn)方式進(jìn)行無差錯(cuò)無重復(fù)傳送用戶數(shù)據(jù)，并根據(jù)通路的MTU(消息傳輸單元) 的限制進(jìn)行用戶數(shù)據(jù)的分段并在多個(gè)流上保證用戶消息的順序遞交。

業(yè)務(wù)表項(xiàng)管理模塊：完成FPAG從IP硬件線路上向E1接口碼流，與E1接口碼流向IP數(shù)據(jù)雙向的數(shù)據(jù)表項(xiàng)的管理，并負(fù)責(zé)向FPGA下發(fā)與每一個(gè)呼叫相關(guān)的表項(xiàng)數(shù)據(jù)。

2.4 網(wǎng)關(guān)FPGA設(shè)計(jì)

媒體網(wǎng)關(guān)FPGA既是PSTN側(cè)與板上處理器，以及板上處理器與媒體網(wǎng)關(guān)控制器的信令和消息收發(fā)與控制通道，又在處理器軟件的管理和控制下完成媒體流向IP數(shù)據(jù)包、IP數(shù)據(jù)包向媒體流的雙向數(shù)據(jù)格式轉(zhuǎn)換，轉(zhuǎn)換過程中完成雙向數(shù)據(jù)流控制的表項(xiàng)查找；同時(shí)完成E1接口側(cè)的7號(hào)信令鏈路層HDLC（高級(jí)數(shù)據(jù)鏈路控制）數(shù)據(jù)發(fā)送和接收，以及從以太網(wǎng)接口側(cè)（含光口和電口）IP數(shù)據(jù)包中解析和分流出從媒體網(wǎng)關(guān)控制器來的信令與路由交換而來的語音數(shù)據(jù)包。

在整個(gè)設(shè)計(jì)過程中將其分成上行處理部分（從E1接口到處理器和路由交換整個(gè)過程）、下行處理部分（從處理器和路由交換到E1整個(gè)過程）和與處理器接口部分3個(gè)部分，前兩個(gè)部分?jǐn)?shù)據(jù)流向是完全相反的兩個(gè)數(shù)據(jù)處理流程。按照設(shè)計(jì)的模塊化和可移植性來說，雖然此媒體網(wǎng)關(guān)含有8個(gè)E1端口，這里的基本設(shè)計(jì)思維是先按照最小使用邏輯量設(shè)計(jì)出一個(gè)端口，然后再復(fù)制七份，從而完成整個(gè)8個(gè)端口的邏輯設(shè)計(jì)，與處理器接口部分主要完成與處理器信息交互的功能，現(xiàn)不在作過多說明，下面主要對(duì)前兩個(gè)部分進(jìn)行介紹。

媒體網(wǎng)關(guān)FPGA上行數(shù)據(jù)處理主要分為以下幾個(gè)部分：接口數(shù)據(jù)時(shí)域轉(zhuǎn)換處理、HDLC數(shù)據(jù)接收和處理、業(yè)務(wù)數(shù)據(jù)緩存、業(yè)務(wù)數(shù)據(jù)封裝IP包、特殊數(shù)據(jù)解析。上行數(shù)據(jù)處理示意如圖4所示。

接口數(shù)據(jù)時(shí)域轉(zhuǎn)換模塊：完成由輸入時(shí)鐘相對(duì)應(yīng)的輸入數(shù)據(jù)到與內(nèi)部時(shí)鐘時(shí)鐘相匹配數(shù)據(jù)的轉(zhuǎn)換模塊，便于統(tǒng)一FPGA內(nèi)部的處理時(shí)鐘，使所有邏輯模塊都相對(duì)集中在同一時(shí)鐘下處理，有利于FPGA的布局和布線。

HDLC數(shù)據(jù)接收和處理模塊：完成HDLC數(shù)據(jù)的幀定位、插入零的刪除、HDLC數(shù)據(jù)的接收、CRC16檢驗(yàn)、錯(cuò)誤數(shù)據(jù)包的濾除等功能，然后將正確的HDLC數(shù)據(jù)發(fā)送到處理器進(jìn)行解析。

業(yè)務(wù)數(shù)據(jù)緩存模塊：業(yè)務(wù)數(shù)據(jù)存儲(chǔ)器，設(shè)計(jì)中分成上下兩個(gè)半?yún)^(qū)，當(dāng)上半?yún)^(qū)數(shù)據(jù)滿后，就開始將數(shù)據(jù)緩存于下半?yún)^(qū)，同時(shí)將上半?yún)^(qū)的數(shù)據(jù)按照一個(gè)時(shí)隙一個(gè)包的形式發(fā)出。同理，當(dāng)下半?yún)^(qū)數(shù)據(jù)滿后，就開始將數(shù)據(jù)緩存與上半?yún)^(qū)，同時(shí)將下半?yún)^(qū)的數(shù)據(jù)按照一個(gè)時(shí)隙一個(gè)包的形式發(fā)出。依次循環(huán)。

業(yè)務(wù)數(shù)據(jù)IP包封裝：接收從業(yè)務(wù)數(shù)據(jù)緩存送來的每個(gè)時(shí)隙數(shù)據(jù)包，在處理器的控制下，將相應(yīng)的數(shù)據(jù)包進(jìn)行RTP/RTCP、UDP、IP封裝，然后發(fā)送到路由交換。

特殊數(shù)據(jù)解析模塊：對(duì)每個(gè)話路時(shí)隙中的特殊數(shù)據(jù)進(jìn)行解析，然后將解析到的數(shù)據(jù)發(fā)送到處理器中進(jìn)行處理。

2.4.2 下行數(shù)據(jù)處理介紹

下行數(shù)據(jù)處理器流程相對(duì)于上行來說更為復(fù)雜，在設(shè)計(jì)時(shí)除需要考慮將多種數(shù)據(jù)包向?qū)?yīng)的端口和時(shí)隙發(fā)送，最主要的是還需要考慮業(yè)務(wù)數(shù)據(jù)的連續(xù)性，即業(yè)務(wù)數(shù)據(jù)在由IP數(shù)據(jù)包向碼流轉(zhuǎn)換時(shí)的連貫性。因此，就需要考慮到IP數(shù)據(jù)包在傳輸中可能發(fā)生的延遲、抖動(dòng)、掉包、包續(xù)錯(cuò)亂等現(xiàn)象，這在以太網(wǎng)數(shù)據(jù)交換和傳輸中是很常見的現(xiàn)象，但是對(duì)于以碼流形式傳輸?shù)腜STN交換中，卻是非常致命的問題，會(huì)造成語音質(zhì)量的嚴(yán)重下降，或者根本就無法進(jìn)行有效的通信。所以，在FPGA的設(shè)計(jì)中都必須將這些問題予以最大程度的消除和解決，以保證每次通信性能的穩(wěn)定性和有較高通信質(zhì)量。

媒體網(wǎng)關(guān)FPGA下行數(shù)據(jù)處理主要分為以下幾個(gè)部分：解封裝IP數(shù)據(jù)業(yè)務(wù)包、業(yè)務(wù)數(shù)據(jù)包發(fā)送緩存及處理、HDLC發(fā)送數(shù)據(jù)處理、特殊數(shù)據(jù)發(fā)送、回鈴音與靜音發(fā)送，以及數(shù)據(jù)選擇和時(shí)域轉(zhuǎn)換等功能模塊，下行數(shù)據(jù)處理示意如圖5所示。

圖5 下行數(shù)據(jù)處理示意

解封裝IP數(shù)據(jù)業(yè)務(wù)包模塊：對(duì)路由交換而來的IP數(shù)據(jù)包業(yè)務(wù)包進(jìn)行解析，然后將各個(gè)業(yè)務(wù)數(shù)據(jù)包發(fā)送到對(duì)應(yīng)的端口、時(shí)隙業(yè)務(wù)數(shù)據(jù)發(fā)送緩存的相應(yīng)緩存中。

業(yè)務(wù)數(shù)據(jù)發(fā)送緩存模塊：要抗線路傳輸抖動(dòng)、延時(shí)、掉包、包續(xù)錯(cuò)亂問題，此模塊的設(shè)計(jì)至關(guān)重要。將每個(gè)時(shí)隙的緩存分成四個(gè)分支緩存，分別存儲(chǔ)RTP/RTCP包序號(hào)中的后兩比特分別為00、01、10、11的數(shù)據(jù)包，如此，即使包續(xù)好發(fā)生了錯(cuò)亂，也有較強(qiáng)的糾正能力。同時(shí)在向E1接口發(fā)送數(shù)據(jù)的處理上，將收到的第一個(gè)業(yè)務(wù)包，先不及時(shí)發(fā)送，等計(jì)數(shù)到一個(gè)數(shù)據(jù)包組包時(shí)間或者或下一個(gè)數(shù)據(jù)到來的兩個(gè)條件其中一個(gè)滿足才開始發(fā)送數(shù)據(jù)，這樣就有較好的抗延時(shí)和抖動(dòng)的能力，如：完成一個(gè)IP包160個(gè)字節(jié)的組包時(shí)間需要20 ms，收到第一個(gè)IP包后，等20 ms才開始發(fā)送數(shù)據(jù)，發(fā)送第一個(gè)數(shù)據(jù)包的時(shí)間又需要20 ms，只要在這40 ms的時(shí)間內(nèi)第二個(gè)數(shù)據(jù)到來，都可以正常發(fā)送，而不會(huì)造成掉包。如果想要取得更大的抗抖動(dòng)和延時(shí)效果，可以將每個(gè)時(shí)隙的分支緩存成倍增加，然后多等待幾個(gè)包到來才開始發(fā)送第一個(gè)包，但是，等待時(shí)間越長話音延遲也會(huì)越大。此設(shè)計(jì)也是業(yè)務(wù)Qos保障的手段之一

HDLC數(shù)據(jù)發(fā)送處理模塊：完成HDLC數(shù)據(jù)幀頭的發(fā)送，HDLC數(shù)據(jù)的發(fā)送中每五個(gè)“1”后零的插入，HDLC數(shù)據(jù)CRC-16的計(jì)算和CRC的發(fā)送等。

信號(hào)音產(chǎn)生、回鈴音與靜音發(fā)送模塊：信號(hào)音產(chǎn)生模塊產(chǎn)生450 Hz的單音信號(hào)發(fā)送出去，回鈴音與靜音發(fā)送模塊將各個(gè)時(shí)隙所需信號(hào)音根據(jù)控制模塊的要求發(fā)送到相應(yīng)的各端口時(shí)隙上。

特殊數(shù)據(jù)發(fā)送模塊：將從處理器而來的特殊數(shù)據(jù)發(fā)送到相應(yīng)的端口時(shí)隙中。

數(shù)據(jù)選擇和時(shí)域轉(zhuǎn)換模塊：將以上各種數(shù)據(jù)，根據(jù)數(shù)據(jù)選擇控制信號(hào)，發(fā)送相應(yīng)的數(shù)據(jù)到E1接口線路上，同時(shí)完成數(shù)據(jù)從內(nèi)部數(shù)據(jù)處理時(shí)鐘到線路發(fā)送時(shí)鐘的轉(zhuǎn)換。

3 結(jié)語

這里簡要分析了媒體網(wǎng)關(guān)的體系結(jié)構(gòu)和發(fā)展現(xiàn)狀，詳細(xì)介紹了一種媒體網(wǎng)關(guān)的硬件、軟件，特別是FPGA部分的設(shè)計(jì)方案和實(shí)現(xiàn)，其設(shè)計(jì)對(duì)于通用媒體網(wǎng)關(guān)也具有一定的借鑒意義。且所描述的媒體網(wǎng)關(guān)的模型是筆者結(jié)合實(shí)際開發(fā)的經(jīng)驗(yàn)設(shè)計(jì)的，該設(shè)計(jì)已經(jīng)運(yùn)用到實(shí)際，經(jīng)過測試與實(shí)踐，性能良好，滿足網(wǎng)絡(luò)媒體網(wǎng)關(guān)的各項(xiàng)功能指標(biāo)和要求。

[1] 趙慧玲,葉華.以軟交換為核心技術(shù)的下一代網(wǎng)絡(luò)[M].北京:人民郵電出版社,2003.

[2] 黃蓉,晏憲華,王波.基于軟交換的中繼媒體網(wǎng)關(guān)設(shè)計(jì)與實(shí)現(xiàn)[J].廣東通信技術(shù),2005(02):6-9.

[3] 張杰斌,黃本雄,胡廣.軟交換網(wǎng)絡(luò)中中繼媒體網(wǎng)關(guān)的研究與設(shè)計(jì)[J].通信技術(shù), 2003(04):22-24.

[4] 陳鳳祥,劉學(xué)軍.IP媒體網(wǎng)關(guān)的設(shè)計(jì)[J].無線電工程,2008(08):7-10.