張長(zhǎng)青,朱 猛

（信陽(yáng)農(nóng)業(yè)高等專科學(xué)校,河南 信陽(yáng) 464000）

基于襯底驅(qū)動(dòng)技術(shù)的模擬電路設(shè)計(jì)*

張長(zhǎng)青,朱 猛

（信陽(yáng)農(nóng)業(yè)高等?？茖W(xué)校,河南 信陽(yáng) 464000）

在進(jìn)行低電壓低功耗模擬電路設(shè)計(jì)的眾多技術(shù)中，襯底驅(qū)動(dòng)（BD）技術(shù)由于設(shè)計(jì)簡(jiǎn)單和使用傳統(tǒng)MOS工藝實(shí)現(xiàn)的特點(diǎn)，而被很多的設(shè)計(jì)所采用。本文利用這一原理,在標(biāo)準(zhǔn)CMOS工藝和±0.7 V電源電壓前提下設(shè)計(jì)低電壓低功耗標(biāo)準(zhǔn)模塊,最后在TSMC0.25 μm CMOS工藝模型下，用Spice模擬器驗(yàn)證了模擬仿真結(jié)果。

襯底驅(qū)動(dòng)MOS；電流鏡；跨導(dǎo)運(yùn)算放大器；電流差分跨導(dǎo)放大器

隨著亞微米、深亞微米技術(shù)和系統(tǒng)芯片（SOC）技術(shù)的日益成熟，功耗已經(jīng)成為模擬電路設(shè)計(jì)中首要考慮的問(wèn)題，低電壓低功耗集成電路設(shè)計(jì)漸漸成為主流。因?yàn)镸OS晶體管的襯底或者與源極相連，或者連接到VDD或VSS，所以經(jīng)常被用作一個(gè)三端設(shè)備。由于未來(lái)CMOS技術(shù)的閾值電壓并不會(huì)遠(yuǎn)低于現(xiàn)有標(biāo)準(zhǔn)，于是采用襯底驅(qū)動(dòng)技術(shù)進(jìn)行模擬電路設(shè)計(jì)就成為較好的解決方案[1]。襯底驅(qū)動(dòng)技術(shù)的原理是：在柵極和源極之間加上足夠大的固定電壓,以形成反型層，輸入信號(hào)加在襯底和源極之間,這樣閾值電壓就可以減小或從信號(hào)通路上得以避開(kāi)。襯底驅(qū)動(dòng)MOS晶體管的原理類似于結(jié)型場(chǎng)效應(yīng)晶體管，也就是一個(gè)耗盡型器件，它可以工作在負(fù)、零、甚至略微正偏壓條件下[2]。由于襯底電壓影響與反型層（即導(dǎo)電溝道）相連的耗盡層厚度，通過(guò)MOS晶體管的體效應(yīng)改變襯底電壓就能調(diào)制漏極電流。

應(yīng)用襯底驅(qū)動(dòng)技術(shù)建立一些基本的模擬電路標(biāo)準(zhǔn)模塊，通過(guò)舉例來(lái)說(shuō)明襯底驅(qū)動(dòng)技術(shù)在模擬電路設(shè)計(jì)中的使用。

1 簡(jiǎn)單和增強(qiáng)型襯底驅(qū)動(dòng)電流鏡

簡(jiǎn)單的襯底驅(qū)動(dòng)電流鏡結(jié)構(gòu)即本文提出的低電壓電流鏡如圖1（b）所示，這種電流鏡用襯底-漏極連接代替?zhèn)鹘y(tǒng)簡(jiǎn)單電流鏡結(jié)構(gòu)里的柵極-漏極連接[3]。當(dāng)然，M3和M4通過(guò)襯底連接而不是柵極，而N型MOS管M3和M4的柵極應(yīng)施加一個(gè)合適的正向偏置電壓。

這種簡(jiǎn)單襯底驅(qū)動(dòng)電流鏡的缺陷是輸入輸出電流呈非線性,這是由于在柵極驅(qū)動(dòng)電流鏡中輸出晶體管M4工作在飽和狀態(tài)[4]。為了解決這個(gè)問(wèn)題，使用了一種替代配置,如圖 1（c）。晶體管 M7被作為一個(gè)二極管,連接在M5和M6這兩個(gè)晶體管的柵極和襯底之間。M7被當(dāng)做簡(jiǎn)單的電壓源使用，當(dāng)輸入電流Iin為零時(shí)晶體管M6工作在飽和狀態(tài)而M5則不會(huì)。一旦輸入電流開(kāi)始增大時(shí)，增強(qiáng)型襯底驅(qū)動(dòng)電流鏡中晶體管M5就會(huì)比簡(jiǎn)單襯底驅(qū)動(dòng)電流鏡中的M3早進(jìn)入飽和狀態(tài)，因此具有更好的線性度。由于這樣連接可以同時(shí)驅(qū)動(dòng)?xùn)艠O和襯底端，流過(guò)M7的偏置電流Ibias被計(jì)入輸入Iin。為了避免在輸入電流和輸出電流之間產(chǎn)生額外的偏移，偏置電流Ibias必須遠(yuǎn)遠(yuǎn)小于輸入電流Iin。圖2是圖1中電流鏡模型的仿真結(jié)果，它表明襯底驅(qū)動(dòng)增強(qiáng)型電流鏡的輸入輸出傳輸特性比簡(jiǎn)單的襯底驅(qū)動(dòng)電流鏡具有更好的線性度，其線性度幾乎和柵極驅(qū)動(dòng)電流鏡一樣。從圖2中同樣可以看出簡(jiǎn)單的襯底驅(qū)動(dòng)電流鏡和增強(qiáng)型電流鏡的輸入電壓遠(yuǎn)低于傳統(tǒng)的柵極驅(qū)動(dòng)電流鏡。

2 襯底驅(qū)動(dòng)跨導(dǎo)運(yùn)算放大器

基于襯底驅(qū)動(dòng)技術(shù)的跨導(dǎo)運(yùn)算放大器的結(jié)構(gòu)如圖3所示,由兩級(jí)構(gòu)成[5-6],第一極由襯底驅(qū)動(dòng)差分級(jí)構(gòu)成，此差分級(jí)以PMOS設(shè)備 M1、M2作為輸入，電流鏡M3、M4作為主動(dòng)負(fù)載；第二極是一個(gè)簡(jiǎn)單的CMOS到相級(jí)，它以M6作為驅(qū)動(dòng)管M7作為主動(dòng)負(fù)載。依靠補(bǔ)償電容Cc和電阻Rc差分級(jí)的輸出端和輸入端連接在一起，在第二級(jí)中補(bǔ)償電容實(shí)際作為密勒電容使用。

通過(guò)提供足夠的柵源電壓值使場(chǎng)效應(yīng)管導(dǎo)通，襯底驅(qū)動(dòng)MOS晶體管即以耗盡型器件的原理工作，通過(guò)施加在襯底端的輸入電壓調(diào)制流經(jīng)晶體管的電流，完成采用襯底驅(qū)動(dòng)輸入晶體管的跨導(dǎo)運(yùn)算放大器設(shè)計(jì)，電路結(jié)構(gòu)如圖3所示，仿真結(jié)果如表1所示。

3 襯底驅(qū)動(dòng)電流差分跨導(dǎo)放大器

表1 低電壓低功耗襯底驅(qū)動(dòng)跨導(dǎo)運(yùn)算放大器的仿真結(jié)果

電流差分跨導(dǎo)放大器是一種新型主動(dòng)型器件，是基于襯底驅(qū)動(dòng)的電流差分跨導(dǎo)放大器[7]。如圖4所示，它適合設(shè)計(jì)大規(guī)模集成電路模塊。由兩個(gè)圖5所示襯底驅(qū)動(dòng)電流傳輸器和一個(gè)圖3所示襯底驅(qū)動(dòng)跨導(dǎo)運(yùn)算放大器（雙輸出DO-跨導(dǎo)運(yùn)算放大器）構(gòu)成實(shí)現(xiàn)。電流傳輸器連接作為電流差分單元，電流流入上面電流傳輸器的Z+端，電流Ip流入下面電流傳輸器的Z-端但與Z+端電流方向相反。這就解釋了電流差分跨導(dǎo)放大器流進(jìn)Z端的電流是由差分電流Ip和In提供的。電路及其仿真結(jié)果如圖4和表2所示。

表2 基于襯底驅(qū)動(dòng)技術(shù)的低電壓低功耗電流差分跨導(dǎo)放大器仿真

本文研究了襯底驅(qū)動(dòng)MOS管技術(shù)和運(yùn)用這一技術(shù)進(jìn)行低電壓低功耗模擬電路設(shè)計(jì)的方法，并且運(yùn)用這種技術(shù)設(shè)計(jì)低電壓低功耗襯底驅(qū)動(dòng)跨導(dǎo)運(yùn)算放大器和電流差分跨導(dǎo)放大器。這些模型要么是新型器件，例如襯底驅(qū)動(dòng)電流差分跨導(dǎo)放大器，要么就是仿真結(jié)果非常理想，例如襯底驅(qū)動(dòng)跨導(dǎo)運(yùn)算放大器。經(jīng)過(guò)仿真分析，得出襯底驅(qū)動(dòng)晶體管的優(yōu)點(diǎn)是：電路的功率消耗比較低；設(shè)計(jì)簡(jiǎn)單和可接受的電路特性；能夠避開(kāi)閾值電壓要求的耗盡特性；傳統(tǒng)的前端門可用于調(diào)制襯底驅(qū)動(dòng)MOS晶體管。襯底驅(qū)動(dòng)晶體管的缺點(diǎn)是：（1）其跨導(dǎo)遠(yuǎn)小于傳統(tǒng)的柵極驅(qū)動(dòng)MOS管,這可能會(huì)導(dǎo)致跨導(dǎo)運(yùn)算放大器的增益帶寬乘積偏低；（2）其電極與工藝相關(guān)，一個(gè)CMOS工藝的 P（N）阱，只有 N（P）的溝道的襯底驅(qū)動(dòng) MOS管是有效的，這可能限制了其應(yīng)用。例如一個(gè)軌對(duì)軌襯底驅(qū)動(dòng)運(yùn)算放大器需要雙阱CMOS工藝去實(shí)現(xiàn)，這個(gè)過(guò)程比較昂貴，需要更大的芯片面積而且它的性能匹配比單阱CMOS工藝更差；易于開(kāi)啟的襯底溝道PN結(jié)，將可能導(dǎo)致閂鎖問(wèn)題。

[1]楊銀堂，李婭妮，朱樟明.一種 0.8 V襯底驅(qū)動(dòng)軌對(duì)軌運(yùn)算放大器設(shè)計(jì)[J].固體電子學(xué)研究與進(jìn)展，2009（03）:439-443.

[2]竇建華，郭銘銘，潘敏.一種基于襯底偏置技術(shù)的低壓低功耗運(yùn)算放大器設(shè)計(jì)[J].儀表技術(shù)，2008（5）:10-12.

[3]ZHU Z,MO J，YANG Y.A low voltage Bulk-driving PMOS cascode current mirror[J].in Solid-State and Integrated-Circuit Technology,2008:2008-2011.

[4]朱冬勇，基于襯底驅(qū)動(dòng)技術(shù)的超低壓、超低功耗CMOS模擬集成電路設(shè)計(jì)[D].西安,西安電子科技大學(xué),2008.

[5]李亮，陳珍海.基于弱反型的寬工作電壓OTA研究設(shè)計(jì)[J].中國(guó)電子科學(xué)研究院學(xué)報(bào),2010，5（1）:32-35.

[6]RAIKOS G，VLASSIS S.0.8 V bulk-driven operational amplifier.Analog Integrated Circuits and Signal Processing,2009.

[7]BIOLEK D.CDTA——building block for current-mode analog signal processing[C].in proceedings of the ECCTD’03,Krakow,Poland,2003:397-400.

Analog circuit design based on the bulk-driven technique

Zhang Changqing,Zhu Meng

（Xinyang Agriculcural College,Xinyang 464000,China）

Among many techniques used for the design of LV-LP analog circuits,the Bulk-driven principle offers a promising route towards this design for many aspects mainly the simplicity and using the conventional MOS technology to implement these designs.This paper is devoted to the Bulk-driven（BD）principle and utilizing this principle to design LV LP building blocks in standard CMOS processes and supply voltage±0.7 V.The simulation results have been carried out by the Spice simulator using the 0.25 μm CMOS technology from TSMC.

Bulk-driven MOS;CM;OTA;CDTA

TN402

A

1674-7720（2011）24-0018-02

國(guó)家自然科學(xué)基金項(xiàng)目（60801042）

2011-10-11）

張長(zhǎng)青，男，1972年生，講師，碩士，主要研究方向：高速電路分析，集成電路技術(shù)，信號(hào)處理研究。