李春杰,鄭江超

(大連民族學(xué)院 a.機(jī)電信息工程學(xué)院;b.計(jì)算機(jī)科學(xué)與工程學(xué)院,遼寧大連 116605)

基于 FPG A的 2DPSK調(diào)制解調(diào)器設(shè)計(jì)

李春杰a,鄭江超b

(大連民族學(xué)院 a.機(jī)電信息工程學(xué)院;b.計(jì)算機(jī)科學(xué)與工程學(xué)院,遼寧大連 116605)

基于 FPGA技術(shù)設(shè)計(jì)并實(shí)現(xiàn)了 2DPSK調(diào)制解調(diào)器。調(diào)制器主要包括碼型轉(zhuǎn)換和 PSK調(diào)制模塊的設(shè)計(jì),解調(diào)采用差分相干解調(diào),所有設(shè)計(jì)基于 VHDL語言編程,整個(gè)系統(tǒng)的功能在Max_plusII上調(diào)試通過,并在 EPF10K10TC144-4芯片上硬件實(shí)現(xiàn),具有較好的實(shí)用性和可靠性。

FPGA;DPSK;調(diào)制解調(diào);VHDL

絕對(duì)相移 (PSK)或 DPSK是一種高傳輸效率的調(diào)制方式,其抗噪聲能力比 ASK和 FSK都強(qiáng),且不易受信道特性變化的影響,因此在高、中速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。PSK在相干解調(diào)時(shí)存在載波相位模糊度的問題,在實(shí)際中很少用于直接傳輸,而 DPSK則應(yīng)用更廣泛一些。傳統(tǒng)的DPSK常用硬件電路實(shí)現(xiàn),解調(diào)時(shí)需要恢復(fù)相干載波,設(shè)備復(fù)雜,成本較高。隨著 EDA技術(shù)的發(fā)展,FPGA以其簡單、快捷的特性已成為電子產(chǎn)品設(shè)計(jì)的主流方法。本文基于 FPGA技術(shù)提出了一種2DPSK調(diào)制解調(diào)器的設(shè)計(jì)方法,經(jīng)過實(shí)際下載驗(yàn)證,該設(shè)備穩(wěn)定可靠,可嘗試在通信原理實(shí)驗(yàn)課程中引入。

1 2 DPSK調(diào)制器的設(shè)計(jì)

2DPSK是利用前后相鄰碼元的載波相對(duì)相位變化傳遞數(shù)字信息,又稱相對(duì)相移鍵控。假設(shè)△φ為當(dāng)前碼元與前一碼元的載波相位差,可定義數(shù)字信息與△φ之間的關(guān)系:△φ=0,表示數(shù)字信息‘0’;△φ =π,表示數(shù)字信息‘1’[1]。2DPSK信號(hào)的產(chǎn)生原理框圖如圖 1。

圖 1 2DPSK調(diào)制器原理框圖

2DPSK的調(diào)制過程是:先對(duì)二進(jìn)制數(shù)字基帶信號(hào)進(jìn)行差分編碼,即把表示數(shù)字信息序列的絕對(duì)碼變換成相對(duì)碼,再對(duì)相對(duì)碼進(jìn)行絕對(duì)調(diào)相,產(chǎn)生二進(jìn)制差分相移鍵控信號(hào)。采用 FPGA技術(shù)實(shí)現(xiàn)碼型轉(zhuǎn)換,可用模 2加法器及延時(shí)器 (延時(shí)一個(gè)碼元寬度)來實(shí)現(xiàn),具體實(shí)現(xiàn)方案如圖 2。

圖 2 絕對(duì)碼與相對(duì)碼的相互轉(zhuǎn)換

圖 3 絕對(duì)碼變換成相對(duì)碼的仿真波形圖

設(shè)絕對(duì)碼為an,相對(duì)碼為bn,在發(fā)送端,二相差分編碼的邏輯關(guān)系為:bn=an⊕bn-1。

碼型轉(zhuǎn)換的仿真波形圖如圖 3。其中 d_in是絕對(duì)碼輸入,對(duì)應(yīng)的數(shù)字信息為“01010101”,q為相對(duì)碼輸出,經(jīng)過轉(zhuǎn)換后的數(shù)字信息為“0110011”。

將絕對(duì)碼轉(zhuǎn)變成相對(duì)碼后再進(jìn)行相位調(diào)制,可構(gòu)成相對(duì)調(diào)相。2DPSK調(diào)制產(chǎn)生的正弦波屬于模擬信號(hào),采用 FPGA芯片加 D/A轉(zhuǎn)換器產(chǎn)生要求的 2DPSK信號(hào),D/A轉(zhuǎn)換器負(fù)責(zé)將 FPGA輸出的數(shù)據(jù)轉(zhuǎn)換成模擬信號(hào),經(jīng)濾波電路后輸出。

絕對(duì)調(diào)相中正弦波發(fā)生器利用狀態(tài)機(jī)實(shí)現(xiàn),對(duì)正弦波每個(gè)周期采樣 100個(gè)點(diǎn),輸出數(shù)據(jù)寬度為 8位,取值從“00”到“FF”。其中“7F“對(duì)應(yīng)輸出正弦波的中軸線,“FF”對(duì)應(yīng)正弦波幅值的最高點(diǎn),“00”對(duì)應(yīng)最低點(diǎn)。當(dāng)輸入碼元是“0”時(shí),狀態(tài)機(jī)的地址從“0000000”開始,對(duì)應(yīng)相位“0”,當(dāng)輸入碼元是‘1’時(shí),狀態(tài)機(jī)的地址跳轉(zhuǎn)到“0110010”即 50,對(duì)應(yīng)相位“π”。為了保證波形連續(xù),需滿足下述兩個(gè)條件:一是每個(gè)碼元持續(xù)的時(shí)間是狀態(tài)機(jī)時(shí)鐘周期的 100倍;二是信息碼元跳轉(zhuǎn)的檢測(cè),保證在碼元出現(xiàn)下降沿時(shí),調(diào)制信號(hào)正好位于坐標(biāo)原點(diǎn),即 sin0處;碼元出現(xiàn)上升沿時(shí),調(diào)制信號(hào)位于 sinπ處[2]。設(shè)計(jì)中 D/A芯片選用的是TLC7524。

絕對(duì)調(diào)相電路的仿真波形如圖 4。

圖 4 絕對(duì)調(diào)相電路仿真波形圖

圖 4中,d_in為碼元輸入,test1為上升沿檢測(cè)信號(hào)輸出,test2為下降沿檢測(cè)信號(hào)輸出,wr,cs為D/A芯片控制信號(hào),data為數(shù)據(jù)輸出信號(hào),將其送入D/A芯片即可得到 PSK正弦波信號(hào)。由圖 4可以看出,data輸出遞增至“87“后,檢測(cè)到上升沿,即信息碼由‘0’變?yōu)椤?’,正弦波的起始相位應(yīng)為π,則 data從“7F“開始遞減,波形連續(xù),符合設(shè)計(jì)要求。

2 2 DPSK解調(diào)器的設(shè)計(jì)

2DPSK信號(hào)常用的解調(diào)方法有兩種:相干解調(diào)和差分相干解調(diào)。由于相干解調(diào)需要恢復(fù)相干載波,程序復(fù)雜,故本次設(shè)計(jì)中采用了差分相干解調(diào),傳統(tǒng)差分相干解調(diào)的基本原理是對(duì)相鄰的兩個(gè)信號(hào)相乘、低通濾波,抽樣判決后,恢復(fù)出原始的數(shù)據(jù)信息,本次設(shè)計(jì)中根據(jù) FPGA技術(shù)的特點(diǎn)對(duì)該方法進(jìn)行了改進(jìn),具體的實(shí)現(xiàn)方法如圖 5。

圖 5 解調(diào)器原理框圖

接收到的 2DPSK信號(hào)為正弦波模擬信號(hào),先通過硬件電路對(duì)其進(jìn)行放大、整形,使其成為方波信號(hào),然后送入 FPGA芯片進(jìn)行解調(diào)。2DPSK信號(hào)傳輸?shù)奶攸c(diǎn)是利用相鄰碼元的相位差代表數(shù)字信息,即相鄰碼元相位相同時(shí)對(duì)應(yīng)數(shù)字信息‘0’,不同時(shí)對(duì)應(yīng)數(shù)字信息‘1’,這個(gè)邏輯正好和異或運(yùn)算的邏輯相同,因此解調(diào)時(shí)采用異或邏輯代替了傳統(tǒng)差分相干解調(diào)中的相乘、低通濾波和抽樣判決。

異或操作對(duì)信號(hào)的要求很高,要求進(jìn)行異或操作的兩個(gè)信號(hào)的沿一定要對(duì)的很準(zhǔn),否則會(huì)出現(xiàn)毛刺,設(shè)計(jì)中采用如下語句,避免了毛刺現(xiàn)象[4]。

process(bit_clk)程序中,d_in為 DPSK調(diào)制信號(hào)輸入,bit_clk是位同步信號(hào),由數(shù)字鎖相環(huán)得到。經(jīng)過上述操作,既能實(shí)現(xiàn)差分相干解調(diào),得到正確的數(shù)字信號(hào),也可消除毛刺。解調(diào)器的仿真波形如圖 6。

圖 6 解調(diào)器仿真波形圖

從波形中可以看出,d_in為輸入信號(hào),對(duì)應(yīng)的相位分別為“π π00π”,數(shù)字信息為“11001”(其中第一位為參考信息),bit_clk為位同步信號(hào),q_out為解調(diào)輸出信號(hào),解調(diào)出的數(shù)字信息為“0101”,結(jié)果正確。

3 結(jié) 語

本次設(shè)計(jì)中,DPSK調(diào)制解調(diào)器采用 Altera公司的 EPF10K10TC144-4芯片實(shí)現(xiàn),系統(tǒng)主時(shí)鐘頻率為 24 MHz,DPSK信號(hào)速率為 2 400 b·s-1,所有的程序采用 VHDL語言編寫,在 Max_plusII軟件平臺(tái)上通過調(diào)試、仿真,并在綜合性通信系統(tǒng)開發(fā)板上實(shí)際下載驗(yàn)證,調(diào)制與解調(diào)的效果很好。

傳統(tǒng)的DPSK調(diào)制解調(diào)方式都是采用硬件電路實(shí)現(xiàn),電路復(fù)雜、調(diào)試不便。文中采用硬件描述語言設(shè)計(jì)的基于 FPGA的調(diào)制解調(diào)器,設(shè)計(jì)靈活、修改方便,有效地縮小了系統(tǒng)的體積,增加了可靠性,同時(shí)系統(tǒng)采用 VHDL語言進(jìn)行設(shè)計(jì),具有良好的可移植性及產(chǎn)品升級(jí)的系統(tǒng)性[5]。

[1]樊昌信,曹麗娜.通信原理 [M].6版.北京:國防工業(yè)出版社,2006.

[2]徐志軍,徐光輝.CPLD/FPGA的開發(fā)與應(yīng)用 [M].北京:電子工業(yè)出版社,2002.

[3]潘松,黃繼業(yè).EDA技術(shù)實(shí)用教程 [M].北京:科學(xué)出版社,2004.

[4]孫海丹.數(shù)字化 DPSK調(diào)制解調(diào)器的研究[J].科學(xué)技術(shù)與工程,2006,6(14):2138-2141.

[5]孫玉梅.基于 FPGA的 FSK調(diào)制解調(diào)器的設(shè)計(jì)及實(shí)現(xiàn)[J].電子科技,2009,22(5):38-39.

FPGA-based DPSKM odem Design

L IChun-jiea,ZHENG Jiang-chaob
(a.College of Electromechanical&Information Engineering,Dalian NationalitiesUniversity;b.College of Computer Science&Engineering,Dalian NationalitiesUniversity,Dalian Liaoning 116605,China)

We designed and implemented a 2DPSKModem based on the FPGA technology.The modulator primarily includes code-conversion and PSKmodulatormodule designs.The modem adopts differential coherent demodulation.Programming for all the designs is in VHDL.The functions of the entire system passed tests perfor med onMax_plusII and were hardware- implemented on the EPF10K10TC144-4 chip,bringing high practicability and reliability.

FPGA;DPSK;Modem;VHDL

TN914

A

1009-315X(2010)03-0217-03

2009-12-22

李春杰 (1977-),女,黑龍江穆棱人,講師,主要從事現(xiàn)代通信技術(shù)的研究。

(責(zé)任編輯 劉敏)