程知群，徐勝軍，朱雪芳，高俊君

(杭州電子科技大學射頻電路與系統(tǒng)教育部重點實驗室， 杭州310018)

低噪聲放大器是無線通訊系統(tǒng)中接收機的重要組成部分，它的噪聲和增益等參數(shù)直接影響著接收機的靈敏度等性能。近20年來CMOS技術在射頻電路中不斷應用和發(fā)展，一方面使得電路的功耗和成本的降低，同時也使得片上集成系統(tǒng)成為了可能。隨著無線通信技術的發(fā)展和技術的不斷創(chuàng)新，人們對通信技術有的更高的追求，市場對多模式、多頻段的通訊接收機的需求和要求也不斷的增加，在此領域已經(jīng)開展的相關的研究[1-2]，成為了無線通訊射頻前端的研究熱點之一。早期提出的雙頻帶低噪聲放大器是由射頻開關控制，每次只能工作在一個諧振頻率上[3-4]。這種解決方案不能使電路同時工作在兩個頻率上且由于開關的插入損耗會惡化電路的噪聲。

本文設計一種可同時工作在900MHz/1900MHz雙頻帶低噪聲放大器，通過對電路進行優(yōu)化設計，即用高Q的LC網(wǎng)絡替代級間低Q電感，實現(xiàn)了電路總體性能的提高，也降低了芯片面積；仿真結果表明電路在兩個頻段內(nèi)實現(xiàn)了高增益、低噪聲，同時具有良好輸入輸出端口匹配。設計的電路中同時采用電流復用技術降低了電路的功耗。

1 電路分析與設計

設計的低噪聲放大器電路拓撲結構如圖1 所示。電路由兩個共源晶體管M1和M2構成，第一級電路采用的是電感源極負反饋結構[5]，這種結構可以在提供低噪聲系數(shù)的同時，實現(xiàn)50 Ω的輸入阻抗。在M1的漏端和M2源端之間加入一個并聯(lián)LC網(wǎng)絡來產(chǎn)生一個交流高阻抗， M2管的柵端和M1管的漏端之間串接電感Lg2和電容C2并在工作頻帶高端產(chǎn)生諧振。M1管柵極接兩個LC并聯(lián)網(wǎng)絡，電感Lg1，L0和電容Cg， C0， Cex和M1的寄生電容Cgs使輸入阻抗Zs虛部為零。晶體管M1， M3， Rref和Rb1為電流鏡結構，為M1管提供偏置電壓。電阻Rb2為M2管提供偏置電壓的同時阻止交流信號對地短路，在M2管漏端接Ld2與其漏端寄生電容形成高阻抗諧振電路， Rd的引入增大諧振頻率處的帶寬。 C01、L01和C02實現(xiàn)雙頻段阻抗下變換，將Ld2和Rd提供的大阻抗實部在兩頻段下均匹配到50 Ω， L02對虛部進行匹配，實現(xiàn)虛部共軛。C1和C4為隔直電容。

根據(jù)功耗約束條件下獲得最優(yōu)噪聲，輸入管的柵寬公式[6]為，

式中：Cox單位面積氧化層電容， L為有效柵長， Rs為源電阻， Qsp為噪聲最優(yōu)匹配時輸入端的品質因數(shù)，其取值范圍一般為3.5到5.5[7]。本文取Qsp的值為4.5。Cox的值可根據(jù)工藝參數(shù)計算得到。由于噪聲會隨著頻率的增加而惡化，因此我們選擇在高頻工作點進行優(yōu)化，以減少高頻點噪聲因子的“短板效應”[8]。所以取ω=1 900 MHz進行最優(yōu)化設計，根據(jù)公式(1)可計算出柵寬大約為350 μm，根據(jù)電路的最終優(yōu)化取M1柵寬為400 μm。 M2管與M1管取相同的尺寸，為了限制整個電路的功耗，應盡可能減小偏置電路的功耗，取M3的柵寬為60 μm。

圖1 雙頻段LNA電路拓撲圖

1.1 電流復用結構分析

圖2所示，這是一個采用電流復用技術的兩級共源放大器結構[9]。圖中Ld1、ZL分別是每個共源放大器的負載， C2為耦合電容，調(diào)節(jié)Lg2使得它與第二級輸入等效電容Cin2產(chǎn)生級間串聯(lián)諧振。當它們發(fā)生諧振后，為M1漏級實現(xiàn)低阻抗通路。同時， C3是旁路電容，為M2提供交流接地。 Ld1提供一個交流高阻抗，這樣Ld1、C3、Lg2和C2的引入使得共源共柵連接的M1和M2變成了兩級共源放大器結構，而與常規(guī)的兩級放大器不同是該電路采用了同一個電源。這樣就有效地降低了電路的功耗。

圖2 電流復用結構

1.2 輸入匹配分析

通常在射頻接收機中， LNA的輸入端直接接天線，或者是接一個帶通濾波器，因此，要對電路進行輸入匹配來實現(xiàn)功率的最大傳輸[10]。圖3為傳統(tǒng)輸入匹配電路及等效電路，其輸入阻抗表達式為：

其中gm是M1的跨導， ω0是諧振頻率。

圖3 傳統(tǒng)輸入匹配結構及等效電路

本文設計的是雙頻段LNA，這就對電路輸入匹配提出了更高的要求。使阻抗和噪聲要在兩個不同的頻率ω1和ω2同時達到最佳匹配。為此，我們在輸入端加入一個LC并聯(lián)電路L0和CO，如圖1 所示，其輸入阻抗表達式為：

此輸入阻抗匹配必須滿足下面兩個等式：

其中Ct=Cgs1+Cex， s=jω

通過等式(4)得出ω1和ω2。

根據(jù)式(4)， (5)， (6)可以確定它們的值，如表1所示。

表1 電路主要元件參數(shù)

1.3 LC網(wǎng)絡的設計

在輸入匹配中，柵極電感如圖3中的Lg和電流復用電路的級間匹配電感如圖2中的Ld1都比較大。這樣就使得電路占用的面積比較大，同時也引入更大的噪聲。因此，本設計中采用了一種LC并聯(lián)網(wǎng)絡來替代大電感的方法[11]，如圖1中的Lg1、Cg并聯(lián)網(wǎng)絡和Ld1、Cd1并聯(lián)網(wǎng)絡。使用這種LC網(wǎng)絡可以達到與一個大電感相同的效果，但是并聯(lián)網(wǎng)絡中電感要小很多，使得電路的面積得到減小，電路的噪聲也得到改善。下面給出進一步的原理分析，圖4為LC并聯(lián)網(wǎng)絡及其等效電路。圖4左邊為一個并聯(lián)網(wǎng)絡，可以等效成一個理想的感抗Lg和一個電阻Rg的串聯(lián)，如圖4 的右邊圖，其等效阻抗為Z=Rg+jωLg。其中， Rg1為電感Lg1的寄生電阻， ω為工作頻率。根據(jù)式(8)，如果能滿足

也就是說工作頻率ω在0 和近ω0之間， Lg的電感值都比Lg1大，并隨著ω從0趨近ω0， Lg1將遠小于電感Lg。這樣就可以用較小電感Lg1與Cg組成的并聯(lián)網(wǎng)絡來代替大電感Lg，滿足了電路的功能，又節(jié)省芯片面積，降低了因大電感產(chǎn)生的熱噪聲。

圖4 并聯(lián)LC網(wǎng)絡及其等效電路

2 仿真結果

設計采用了SMIC 0.18 μm CMOS工藝庫，使用ADS和Cadence軟件進行電路仿真和版圖繪制。由圖5可以看出，當LNA工作在900 MHz/1 900 MHz兩個頻段的要求帶寬50 MHz/75 MHz內(nèi)，正向傳輸增益S21分別大于16.6 dB和16.0 dB，表現(xiàn)出較高的增益。圖 6 顯示了輸入反射系數(shù) S11均小于-18.6 dB，輸出反射系數(shù)S22也均小于-12 dB，表明兩個端口在雙頻帶內(nèi)都具有良好的阻抗匹配。圖7給出了反向傳輸曲線， S12均小于-40 dB，表明電路的反向隔離特性很好。圖8所示噪聲系數(shù)NF在兩個頻帶內(nèi)分別小于2.6 dB和2.8 dB。圖9給出了三階交調(diào)測試曲線，圖中顯示兩個頻段的中心頻率點的IIP3分別為-9.5 dBm和-7.9 dBm，表現(xiàn)出電路具有較好線性度。圖10是采用Cadence Virtuoso Layout Editor優(yōu)化設計的低噪聲放大器的版圖，其面積(包括電極)為0.83 mm×1.62 mm。

圖5 正向傳輸增益

圖6 輸入輸出反射系數(shù)

圖7 反向傳輸增益

圖8 噪聲系數(shù)

圖9 IIP3仿真結果

圖10 低噪聲放大器版圖

3 結論

本文采用SMIC 0.18 μm CMOS工藝技術成功地設計了一種應用于雙模手機通信的雙頻帶低噪聲放大器。通過對電流復用技術的電路拓撲改進，采用高Q小電感的LC網(wǎng)絡代替低Q大電感實現(xiàn)輸入和節(jié)間匹配，提高了放大器的噪聲性能，也減小了電路的芯片面積。仿真結果表明，放大器還同時具有較好的增益、端口駐波比和線性度。該低噪聲放大器具有很好的實用價值。

[ 1] Lu L H， Hsieh H H， Wang Y S.ACompact 2.4/5.2GHz CMOS Dual-Band Low-Noise Amplifier[ J].IEEE Microwave Wireless Components Letters， 2005， 15(10)：685-687.

[ 2] Agnelli F， Albasini G， Bietti I， et al.Wireless Multi-Standard Terminals：System Analysis and Design of a Reconfigurable RF Front-Dnd[J].IEEECircuits and SystemsMagazine， 2006， 6(1)：38-59.

[ 3] Martins M A， Fernandes JR， Silva M M.Multi-Band Combined LNA and Mixer[ C] .Circuits and Systems， 2008.ISCAS 2008.IEEE International Symposium on， 2008， 18-21：920-923.

[ 4] 景一歐，李勇，賴宗聲，等.基于0.18 μm CMOS工藝的2.4/5.2 GHz雙頻段LNA的設計[ J] .電子器件， 2007， 30(4)：1144-1147.

[ 5] Pietro Andreani， Henrik Sjoland.Noise Optim ization of an Inductively Degenerated CMOS Low Noise Amplifier[ J] .IEEE Transactionson Circuits and Systems， 2001， 48(9)：835-841.

[ 6] Shaeffer D K， Lee T H.A 1.5 V 1.5 GHz CMOSLow Noise Amplifier[J] .IEEE JSolid-State Circuits， 1997， 32(5)：745-759.

[ 7]Lee T H.The Design of CMOSRadio-Frequency Intergrated Circuits[ M] .Cambridge：Cambridge University Press， 1998：287.

[ 8] 楊帆，任軍，鄭薇.寬帶CMOS低噪聲放大器[J].電子科技大學研究生學報， 2006， 36：40-44.

[ 9] Yi-Jing Lin， Shawn S.H.Hsu， Jun-De Jin， C.Y.Chan， et al.A 3.1-10.6 GHz Ultra-W ideband CMOS Low Noise Amplifierwith Current-Reused Technique[ J].IEEE Micowave and Wireless Components Letters， 2007， 17(3)：232-234.

[ 10] 池保勇，余志平，石秉學.CMOS射頻集成電路分析與設計[ M] .北京：清華大學出版社， 2006：197-199.

[ 11] Mou Shouxian， Ma jian-Guo， Yeo kiat Seng， etal.A Modified Architecture Used for Input Matching in CMOS Low-Noise Amplifiers[ J] .IEEE Transactions on， 2005， 52(11)：784-788.