高 克芳

(福建農(nóng)林大學 機電工程學院，福建 福州 350002)

VHDL設計教學方法探討

高 克芳

(福建農(nóng)林大學 機電工程學院，福建 福州 350002)

針對課程“VHDL設計”綜合性、實踐性很強的特點，就如何培養(yǎng)學生的動手能力，使其能獨立、創(chuàng)新地將理論知識應用到實際工程中，能切實做到學以致用的方法進行分析. 并主要對比較法、案例教學法、電子作業(yè)答疑系統(tǒng)增強教學法等幾種方法進行研究. 實際的授課表明，這些方法能取得較好的教學效果.

VHDL；教學探討；案例教學；電子作業(yè)答疑系統(tǒng)

VHDL(Very-High-Speed Integerated Circuit Hardware Description Language)是一種電路硬件描述語音，它用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式. 與傳統(tǒng)的設計方法相比，用該方法設計系統(tǒng)既可以降低硬件電路的設計難度、又可以縮短研發(fā)周期，節(jié)約成本[1-3]. 因此，順應新形式的要求，“VHDL設計”作為信息類專業(yè)近年來新開出的一門重要的專業(yè)選修課，與一般課程相比，VHDL的語法不多，且簡單易學，但在教學過程卻發(fā)現(xiàn)仍存在很多問題：一是興趣不濃，主要原因是學生覺得VHDL好像沒有用，或者用處不大；二是對VHDL的語法掌握得好，但對VHDL的具體應用掌握卻不是很好，達不到預期的效果. 針對這些問題，對“VHDL設計”課程的教學方法進行了探討.

1 比較法

多年來在對教學的研究過程中發(fā)現(xiàn)：很多學生從開始學習一門課程，到這門課程學習完畢，一直不知道為何學習這門課程以及這門課程有何用. 因此，很多同學對所學的課程沒有興趣，老師在上面講，學生在下面聽，整個教學過程不能體現(xiàn)學生主觀學習的興趣. 要教好這門課，首先應該正確的引導、精心的培養(yǎng)學生的主觀學習的興趣. 在剛開始上課的時候，學生經(jīng)常會問：“我能用VHDL做什么？”，這個時候老師應該根據(jù)學生和課程的特點，精心的設計教學，將學生的疑問轉(zhuǎn)化為學習的興趣. 所以說緒論是課程教學的重要開端，將發(fā)揮啟動的重要作用[4]. 因此，筆者對緒論課進行了精心的設計，采用了比較的方法來培養(yǎng)學生的興趣. 以二選一數(shù)據(jù)選擇器為例，首先介紹了傳統(tǒng)的設計方法及設計步驟：

1) 功能模塊電路的設計.

① 進行邏輯抽象，寫出真值表.；② 寫出邏輯表達式，畫出電原理圖；

邏輯表達式：

表1 二選一數(shù)據(jù)選擇器真值表

圖1 二選一數(shù)據(jù)選擇器電原理圖

③ 選擇邏輯元器件：兩個與門，一個或門和一個非門；

④ 電路設計，焊電路版.；⑤ 功能模塊調(diào)試.

2) 將各個功能模塊的硬件連接起來構(gòu)成系統(tǒng)硬件.

3) 整個系統(tǒng)的調(diào)試，完成系統(tǒng)的設計.

然后采用VHDL進行設計

比較兩種設計方法，可以發(fā)現(xiàn)與傳統(tǒng)的設計方法相比，采用VHDL設計存在以下特點：

1) 不需要寫真值表、邏輯表達式：降低了設計的難度.

2) 主要設計文件是用VHDL語言編寫的程序：易讀、可繼承性好、可共享.

3) VHDL語言編程可以與器件無關：工藝更新時，不需要改變程序，只要改變相應的映射工具就可以了，修改電路與修改工藝不會產(chǎn)生相互影響.

通過比較法教學，學生發(fā)現(xiàn)利用VHDL進行系統(tǒng)的設計比用傳統(tǒng)的方法進行設計更容易，而且學生對EDA的概念和這門課的用途也有所了解，學生才會有主觀學習的能動性. 而主觀學習的能動性是學生學好一門課程的基礎.

2 圍繞案例教學法

“VHDL設計”這門課的內(nèi)容涉及面廣，但課時有限，不可能使學生得到EDA設計思想和方法的足夠訓練[4].因此，選擇案例教學法就顯得尤為重要，即將一個較大的系統(tǒng)分解為小的功能模塊，在平時上課的過程中首先對這些小的功能模塊進行設計，這樣不會占用過多的課時，又可以使學生得到足夠的訓練.

在長期的VHDL教學過程中發(fā)現(xiàn)，可校時的數(shù)字鐘就是一個比較好的案例. 可校時的數(shù)字鐘幾乎包括了設計簡單系統(tǒng)的所有功能模塊. 下面是數(shù)字鐘電路的原理框圖.

該系統(tǒng)主要由數(shù)據(jù)選擇器、計數(shù)器、譯碼器、分頻器、功能控制器等組成，幾乎包含了VHDL設計課程中所有的基本功能模塊. 因此，在教學中采用該案例進行教學.

在學習信號賦值語句以后，把該系統(tǒng)中的24選4數(shù)據(jù)選擇器作為課后作業(yè)布置給學生；在學習case語句以后，將系統(tǒng)中的BCD 7段譯碼器作為作業(yè)布置給學生；在學習計數(shù)器的設計以后，讓學生自己動手設計BCD碼6進制、可調(diào)時的小時計數(shù)器、可調(diào)時的分計數(shù)器；在學習分頻器的設計以后，讓學生設計可調(diào)分頻器；在學習狀態(tài)機的設計方法以后[5]，可以讓學生自己動手利用狀態(tài)機的方法設計系統(tǒng)中的功能控制模塊. 首先老師在課堂上介紹多功能數(shù)字鐘控制系統(tǒng)的工作原理，通過對多功能數(shù)字鐘控制系統(tǒng)的分析，畫出該功能模塊的狀態(tài)轉(zhuǎn)換圖，如圖3所示. 該數(shù)字時鐘中有四種工作模式：正常計時模式、調(diào)分模式、調(diào)小時模式、清零模式. 通過功能控制模塊產(chǎn)生的控制信號EN[4..0]控制計數(shù)器分別實現(xiàn)這四種工作狀態(tài).

在設計過程中，因為學生是帶著能自己動手設計時鐘的愿望去設計這些功能模塊的，在進行這些功能模塊的設計過程中，學生是積極主動地參與配合的，而不是被動的學習. 因此，通過這些練習，學生不僅可以得到足夠的訓練，還可以在設計中獲得滿足感.

在完成基本語法的學習以后，數(shù)字時鐘中的各個功能模塊基本已經(jīng)被設計出來了，這時應該鼓勵學生將這些功能模塊組合起來構(gòu)成時鐘系統(tǒng). 系統(tǒng)時鐘的成功設計將會給學生極大的成就感，促進學習學生主觀學習的能動性. 在學生獲得滿足感的情況下，鼓勵學生用不同的、更簡單的方法對數(shù)字鐘進行設計，或設計密碼鎖、交通燈控制等簡單的系統(tǒng). 這些系統(tǒng)所用到的功能模塊幾乎都是在案例教學中學到功能模塊. 因此，學生在設計這些系統(tǒng)時不會有很大的難度. 學生在不斷的設計中獲得的滿足感進一步激發(fā)主觀學習的能動性，同時，這樣利用學生的主觀學習的能動性，在有限的時間里使學生得到EDA設計思想和方法的足夠訓練，而且加深了學生對基礎知識的理解與鞏固.

3 利用電子作業(yè)答疑系統(tǒng)增強教學

“VHDL設計”課程與一般的課程不一樣，它是一門實踐性很強的課程，它的作業(yè)主要是一些系統(tǒng)和功能模塊的設計，而且利用VHDL進行設計具有可共享性. 因此，傳統(tǒng)的作業(yè)方式就存在一定的缺陷：一個功能模塊可以在很多不同的系統(tǒng)中被重復使用. 在傳統(tǒng)的作業(yè)方式下，對這些被重復使用的模塊每次作業(yè)時都要進行重新設計，浪費學生的時間. 因此，開發(fā)了“電子作業(yè)答疑系統(tǒng)”. “電子作業(yè)答疑系統(tǒng)”不僅可以避免學生的冗余勞動；同時，教師可以將作業(yè)中存在的相同的或相似的問題放在“電子作業(yè)答疑系統(tǒng)”網(wǎng)站上，可以避免教師不斷地回答重復或相似的問題，又能使學生對于作業(yè)中的問題得到及時的反饋[6-7]；可以將正確的、但采用不同設計方法的系統(tǒng)以及比較好的系統(tǒng)放在該網(wǎng)站上共享，學生可以從同學或他人的設計中獲取自己需要的東西.

學生在學習過程中產(chǎn)生的問題以及教師的解答，經(jīng)過一定時間的積累成為可以重復利用的寶貴資源. 其它的學生通過開展基于問題資源的學習，從中獲得寶貴的經(jīng)驗，避免在以后的學習中走彎路.

4 結(jié)語

學生是學習的主體，他不僅僅是一個知識的被動接受者，他還是教學活動的積極參與者. 而且“VHDL設計”是一門實踐性很強的課程，如果沒有學生主觀能動的參與，要想教好這門課程是很難的，因此，采用上述三種方法加強對學生主觀能動性的培養(yǎng). 只有充分發(fā)揮學生主觀學習的能動性，才能在有限的時間里使學生得到EDA設計思想和方法的足夠訓練，加深學生對基礎知識的理解與鞏固. 通過在“VHDL設計”采用這些教學方法，在課程結(jié)束時，學生對“VHDL設計”的基礎知識基本能理解，而且能夠自主的設計一些簡單的系統(tǒng)，并都認為該課程對以后的學習和工作是大有益處的.

[1] 侯伯亨, 顧 新. VHDL硬件描述性語言與數(shù)字邏輯電路設計[M]. 西安: 西安電子科技大學出版社,1999.

[2] 盧 毅, 賴 杰. VHDL與數(shù)字電路設計[M]. 北京: 科學出版社, 2001:23-25.

[3] 方怡冰. 算術運算的VHDL描述方法探討[J]. 電氣電子教學學報, 2007(2): 92-94.

[4] 朱奕丹. VHDL設計課程教學改革實踐[J]. 電氣電子教學學報, 2007(4): 22-23.

[5] 路而紅. 電子設計自動化應用技術[M]. 北京: 高等教育出版社, 2004(11): 137-145.

[6] 郭寶紅. 基于校園網(wǎng)的E-Learning平臺的設計與實現(xiàn)[J]. 天津理工大學學報, 2007(12): 62-64.

[7] 趙若曼, 張 川. 基于UML的網(wǎng)上作業(yè)系統(tǒng)研究與實現(xiàn)[J]. 計算機技術與發(fā)展, 2008(3): 225-228.

（責任編輯：饒 超）

Teaching Method for VHDL Design

GAO Ke-fang
(College of Mechanical and Electrical Engineering, Fujian Agriculture and Forestry University,Fuzhou 350002, China)

The VHDL Design is a comprehensive and high practical course, Aiming at the characteristics of The VHDL Design，The paper give some analyses about how to improve the practical work ability of students and how to make students apply the theory to practice independently and creatively. In order to reach the target, compare-teaching, cases teaching method，Electronic homework and answering system improving teaching are studied. The practical teaching proves that better teaching effect has been obtained.

VHDL; Discussion on teaching; Cases teaching; Electronic homework and answering system

G471

A

1009-2854(2010)08-0083-03

2010-07-28

福建農(nóng)林大學高等教育教學改革基金(01jg04079)

高克芳(1977— ), 女, 湖北荊州人, 福建農(nóng)林大學機電工程學院講師.