陳 鏡,曹芳菊

(1.中國(guó)電子科技集團(tuán)公司第五十四研究所,河北石家莊050081;2.邢臺(tái)職業(yè)技術(shù)學(xué)院,河北邢臺(tái)054035)

0 引言

隨著IC技術(shù)與工藝技術(shù)水平的提高,集成電路規(guī)模越來越大,復(fù)雜程度越來越高,在一個(gè)芯片上已經(jīng)可以集成一個(gè)獨(dú)立的系統(tǒng),完成特定的功能。在片上系統(tǒng)設(shè)計(jì)(SOC)變得異常復(fù)雜的今天,基于IP核的設(shè)計(jì)已成為EDA發(fā)展的必然趨勢(shì),嵌入式IP核的應(yīng)用,由于重用設(shè)計(jì)思想、設(shè)計(jì)知識(shí),極大地降低了設(shè)計(jì)成本,縮短了設(shè)計(jì)周期,成為當(dāng)今片上系統(tǒng)的重要設(shè)計(jì)手段。數(shù)字處理系統(tǒng)的開發(fā)包括建立系統(tǒng)模型、設(shè)計(jì)仿真實(shí)現(xiàn)、驗(yàn)證等,基于FPGA的FIR數(shù)字濾波器系統(tǒng)開發(fā)也不例外。

1 硬件平臺(tái)

1.1 FPGA處理芯片

采用的FPGA是ALTERA公司推出采用90 nm工藝的大容量STRATIXⅡEP2S130。該芯片具有以下特點(diǎn):

①內(nèi)部集成了多達(dá)63個(gè)基于乘加運(yùn)算的數(shù)字信號(hào)處理(DSP)功能塊,可配置成252個(gè)18×18乘法器,這些功能塊針對(duì)高性能DSP應(yīng)用進(jìn)行了優(yōu)化,可以在高達(dá)450 MHz頻率上運(yùn)行,結(jié)合ALM和內(nèi)部存儲(chǔ)塊,能夠高效地實(shí)現(xiàn)DSP算法;

②內(nèi)部集成了具有TriMatrix存儲(chǔ)結(jié)構(gòu)的嵌入式RAM塊,提供了多達(dá)6 MB的RAM,可以方便地配置成不同位寬和容量的RAM、雙口RAM、FIFO等應(yīng)用,性能可高達(dá)370 MHz;

③具有多達(dá)12個(gè)鎖相環(huán)(PLL)和16個(gè)獨(dú)立系統(tǒng)時(shí)鐘,可以作為中央時(shí)鐘管理器滿足復(fù)雜系統(tǒng)時(shí)序需求,輸出頻率可高達(dá)1 GHz以支持高速串行接口應(yīng)用;

④提供多達(dá)1 000個(gè)以上的用戶IO,并支持多種IO標(biāo)準(zhǔn)(如LVTTL,1.8VHSTL,LVDS等),可以方便地配置成多種IO標(biāo)準(zhǔn)的高位寬并行接口和高速串行接口,極大豐富了系統(tǒng)的設(shè)計(jì)應(yīng)用方法。

除此之外,開發(fā)工具QuartusⅡ提供了豐富的宏庫(kù)LPM(參數(shù)化模塊庫(kù))和IP Core,能夠方便地完成設(shè)計(jì)輸入、綜合、仿真,不但提高了系統(tǒng)集成度,減小了體積和成本,同時(shí)加強(qiáng)了設(shè)計(jì)的靈活性。

1.2 FIR IP核宏單元

在數(shù)字系統(tǒng)中,濾波器常用于剔除噪聲信號(hào)或其他無用的交調(diào)信號(hào)。和IIR濾波器相比,FIR濾波器具有嚴(yán)格線性的相位特性和穩(wěn)定的濾波特性,因此常用于現(xiàn)代數(shù)字信號(hào)處理的預(yù)處理、頻帶選擇及低通濾波中。FIR IP核可以利用Altera公司提供的QuartusII工具軟件生成相應(yīng)的VHDL文件及功能仿真模型,且有簡(jiǎn)單明了的操作界面。可以利用FIR IP核的濾波器軟件進(jìn)行濾波器的設(shè)計(jì),通過選擇設(shè)置濾波器的階數(shù)、采樣速率、帶寬、窗函數(shù)類型等完成濾波器的設(shè)計(jì),同時(shí)也可以進(jìn)行變采樣設(shè)置。濾波器設(shè)計(jì)完成后,實(shí)現(xiàn)該濾波器所需要的FPGA各種資源數(shù)目就被準(zhǔn)確地估算出來了,設(shè)計(jì)者可以根據(jù)資源情況和具體應(yīng)用對(duì)濾波器實(shí)現(xiàn)結(jié)構(gòu)、輸入通道數(shù)、數(shù)據(jù)存儲(chǔ)方式、濾波器系數(shù)存儲(chǔ)方式等進(jìn)行合理的配置,以達(dá)到資源、性能的最佳分配。

2 FIR數(shù)字濾波器模型建立

FIR數(shù)字濾波器可以滿足濾波器對(duì)幅度和相位特性的嚴(yán)格要求,避免模擬濾波器溫漂和噪聲等問題,具有精確的線性相位、容易用硬件實(shí)現(xiàn)和系統(tǒng)穩(wěn)定等優(yōu)點(diǎn)。因此,FIR數(shù)字濾波器在高保真的信號(hào)處理,如電力系統(tǒng)諧波分析、數(shù)字音頻、圖像處理、數(shù)據(jù)傳輸、生物醫(yī)學(xué)等領(lǐng)域得到廣泛應(yīng)用。對(duì)于N階FIR濾波器來說,差分方程表達(dá)形式為:

這里FIR數(shù)字濾波器模型的建立指的是確定FIR濾波器的抽頭系數(shù)h(k)。

2.1 設(shè)計(jì)要求及復(fù)用參數(shù)分配

某項(xiàng)目中需要實(shí)現(xiàn)對(duì)128通道的數(shù)據(jù)進(jìn)行數(shù)字濾波,每一路采樣率為6.2 MHz,信號(hào)帶寬為3～20 kHz,60 kHz～2 MHz內(nèi)存在交調(diào)信號(hào)和雜散信號(hào),要求在濾除雜散和交調(diào)信號(hào)的同時(shí)完成采樣率的轉(zhuǎn)換,并將濾波后的采樣率變?yōu)?0 kHz。

由于采樣率需要從6.2 MHz變換到50 kHz,其抽取因子D=124,抽取因子較大,這時(shí)抽取器處理有一個(gè)重要的特性,即通過多級(jí)抽取,可以大大地節(jié)省計(jì)算量。在本設(shè)計(jì)中,采用2級(jí)濾波抽取,即D1和D2的乘積是所希望的抽取因子,也即D1×D2=D。給定總的抽取因子D以后,D1的合理取值為:

式中,D1,opt為D1的最佳值;F為最后的過渡區(qū)寬度除以截至頻率,依據(jù)所確定的D1,opt可以求出第3個(gè)抽取因子為:

經(jīng)過計(jì)算和仿真,本設(shè)計(jì)中將D1選為31,D2選為4。

由于共需處理128路的數(shù)據(jù),每路采樣率為6.2 MHz,設(shè)計(jì)當(dāng)中采用濾波器復(fù)用方法,每32路數(shù)據(jù)復(fù)用第1級(jí)濾波器,處理128路數(shù)據(jù)共需要第1級(jí)濾波器4個(gè),濾波器工作速率為6.2 MHz×32=198.4MHz。第 1級(jí)濾波完成后,數(shù)據(jù)率降為6.2 MHz/31=200 kHz,在第2級(jí)濾波器中可以利用一個(gè)濾波器復(fù)用方式處理所有的128路數(shù)據(jù),第2級(jí)濾波器的工作速率為200 kHz×128=25.6 MHz。整個(gè)的抽取濾波處理原理框圖如圖1所示。

圖1 抽取濾波處理原理

2.2 濾波器參數(shù)設(shè)計(jì)和系數(shù)生成

根據(jù)項(xiàng)目要求,濾波器1采用hann窗函數(shù)形式,設(shè)計(jì)參數(shù)為:采樣頻率fs=6.2 MHz;截止頻率fc=50 kHz。

利用FDATool得到的符合設(shè)計(jì)要求的濾波器是直接I型120階對(duì)稱系數(shù)的FIR數(shù)字濾波器。濾波器抽頭系數(shù)保存為fir.coe文件。

濾波器系數(shù)如下:

h[0]=h[119]=-0.000001594368138,

h[1]=h[118]=-0.000005646850581,

h[2]=h[117]=-0.000010953703359,

……

h[60]=0.019354838709677。

為了驗(yàn)證濾波器的濾波特性,對(duì)濾波器進(jìn)行了仿真。在Simulink環(huán)境下將濾波器文件導(dǎo)入Digital Filter Design模塊,輸入含有混合頻譜分量的激勵(lì)信號(hào)s(t),分別察看s(t)和濾波后信號(hào)s′(t)的時(shí)域波形和頻譜。s(t)的數(shù)學(xué)形式如式(4)。濾波前后的時(shí)域波形對(duì)比圖如圖2所示,濾波前后的頻譜對(duì)比圖如圖3所示。由圖3可以看出,s′(t)波形相比s(t),s′(t)波形含有較少的高頻成份。由圖3可以看出,高于20 kHz的頻率分量開始得到抑制,60 kHz以上的頻率分量被完全阻斷,此濾波器滿足設(shè)計(jì)要求。

圖2 濾波前、后波形

圖3 濾波前、后頻譜

類似地,濾波器2采用80階帶通濾波器,濾波器2的設(shè)計(jì)和仿真可以通過同樣的方法進(jìn)行,在此不再贅述。

2.3 濾波器復(fù)用設(shè)計(jì)

利用Altera公司提供的FIR IP核的濾波器軟件可以方便地進(jìn)行多通道濾波器復(fù)用配置,通過選擇設(shè)置濾波器的階數(shù)、采樣速率、帶寬、窗函數(shù)類型、復(fù)用通道數(shù)等完成濾波器的設(shè)計(jì),同時(shí)也可以進(jìn)行變采樣設(shè)置。設(shè)計(jì)者可以根據(jù)資源情況和具體應(yīng)用對(duì)濾波器實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行合理的配置,以達(dá)到資源、性能的最佳分配。

第1級(jí)濾波器的各主要參數(shù)設(shè)置如下:

濾波器類型:低通;

階數(shù):120階;

采樣頻率:6.2 MHz;

截止頻率:50 kHz;

窗函數(shù)類型:漢寧窗;

抽取因子:31;

輸入通道數(shù):32路。

第2級(jí)濾波器選用漢寧窗類型的帶通濾波器,其各主要參數(shù)設(shè)置如下:

濾波器類型:帶通;

階數(shù):80階;

窗函數(shù)類型:漢寧窗;

采樣頻率:200 kHz;

截止頻率1:1.6 kHz;

截止頻率2:22 kHz;

抽取因子:4;

輸入通道數(shù):128路;

根據(jù)FIRCompiler軟件的實(shí)時(shí)顯示,第1級(jí)濾波器所占的資源為:邏輯單元655個(gè),M4K存儲(chǔ)單元32個(gè)。第 2級(jí)濾波器所占的資源為:邏輯單元2 507個(gè),0M4K存儲(chǔ)單元88個(gè)。

3 濾波器FPGA實(shí)現(xiàn)

因?yàn)榈?級(jí)濾波器和第2級(jí)濾波器的實(shí)現(xiàn)方式類似,在此僅以第1個(gè)濾波器為例說明具體的實(shí)現(xiàn)方式。第1級(jí)濾波器的實(shí)現(xiàn)原理圖如圖4所示,圖中,濾波模塊為采用FIRCompiler IP核例化生成的抽取濾波模塊,控制模塊為第1級(jí)濾波器的控制模塊,控制模塊接收32路的數(shù)據(jù),即共512位的數(shù)據(jù),形成濾波模塊所需要的輸入時(shí)序,其中sink-sop信號(hào)為數(shù)據(jù)起始幀標(biāo)志,sink-eop信號(hào)為數(shù)據(jù)結(jié)束幀標(biāo)志,sel[15..0]為當(dāng)前輸入到濾波模塊的有效數(shù)據(jù),對(duì)于第1級(jí)濾波器,因?yàn)閺?fù)用通道數(shù)為32路,sinksop信號(hào)和sink-eop信號(hào)之間共有32個(gè)有效數(shù)據(jù),每一路數(shù)據(jù)在sink-sop信號(hào)和sink-eop信號(hào)之間有一個(gè)數(shù)據(jù)輸入到濾波模塊。而第1級(jí)濾波器的輸出時(shí)序與輸入時(shí)序相仿,且有通道標(biāo)志信號(hào)out-chn[4..0]信號(hào)輸出。

圖4 第1級(jí)濾波器實(shí)現(xiàn)原理

采用的FPGA是ALTERA公司推出采用90nm工藝的大容量STRATIXⅡEP2S130。在Quartus II軟件中經(jīng)過最終的編譯后,整個(gè)設(shè)計(jì)占用邏輯資源數(shù)43%,占用存儲(chǔ)器資源數(shù)為36%,經(jīng)過測(cè)試和試驗(yàn)驗(yàn)證,該設(shè)計(jì)完成了預(yù)計(jì)的功能,性能穩(wěn)定可靠。

4 結(jié)束語

應(yīng)用FIR IP核來設(shè)計(jì)FIR濾波器,由于重用設(shè)計(jì)思想、設(shè)計(jì)知識(shí),極大地降低了設(shè)計(jì)成本,縮短了設(shè)計(jì)周期,成為當(dāng)今數(shù)字濾波器設(shè)計(jì)的主要設(shè)計(jì)手段。FIR IP核中具有多路復(fù)用和采樣率轉(zhuǎn)換等功能,可以完成多通道、變采樣率的復(fù)雜設(shè)計(jì),介紹的抽取濾波器復(fù)用設(shè)計(jì)就是基于該IP核提供的功能,并通過合理的資源分配和參數(shù)設(shè)計(jì),完成了128路信號(hào)的濾波及抽取,實(shí)現(xiàn)了濾波器多路復(fù)用和抽取算法設(shè)計(jì)。提到的關(guān)于多路復(fù)用和抽取算法的實(shí)現(xiàn)方法對(duì)相關(guān)的濾波器設(shè)計(jì)實(shí)現(xiàn)具有參考借鑒價(jià)值。

[1]步衍冰,曾興雯,梁敏超.基于FPGA的快速匹配濾波器[J].無線電工程,2003,6(33):31-32.

[2]LYONS R G.數(shù)字信號(hào)處理[M].朱光明,譯.北京:機(jī)械工業(yè)出版社,2006.

[3]任愛鋒.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)[M].西安:西安電子科技大學(xué)出版社,2004.